基于DSP和FPGA的高精度数据征求卡计划

小序

    当前，很多范畴越来越多地请求具有高精度A/D转换和及时处理惩罚成果。同时，市场对支持更巨大的表现和通讯接口的请求也在进步，如环境监测、电表、医疗配置、便携式数据征求以及产业传感器和产业控制等。传统计划要领是应用MCU或DSP通过软件控制数据征求的A/D转换，如许必将频繁停止体系的运行，从而减弱体系的数据运算本领，数据征求的速率也将受到限定。本文采取DSP+FPGA的方案，由硬件控制A/D转换和数据存储，最大限度地进步体系的信号征求和处理惩罚本领。

体系布局

    整个征求卡包括信号调理、数据征求、数据处理惩罚和总线接口计划。体系布局如图1所示。

图1  体系布局框图

    本文计划了具有信号衰减、增益放大和滤波等成果的信号调理电路，采取16位精度、最高采样率为500KSPS的A/D转换器AD7676；数字体系计划利用FPGA极其机动、可编程的特点，选用Altera公司FPGA芯片EP2C8Q208，完成精度校正和逻辑时序控制；DSP采取TI公司的TMS320VC5416，使A/D转换后的数据在传输到上位机之前，举行数据整理、标记、打包以及数据预处理惩罚。数据征求卡可同时举行8通道数据征求，通道可举行衰减倍数、采样速率以及放大增益设置。同时提供模仿输出通道，用于实现波形孕育产生和模仿驱动成果。可以或许举行主动校准，包管数据征求的正确性。PCI总线接口电路采取PLX Technology公司的PCI总线接口芯片PCI9030,完成数据征求和状态、控制信号的传输。

体系硬件电路计划

数据征求模块计划

    从传感器送来的8路模仿输入信号通过多路模仿开关ADG507选择进入模仿通道，要是多通道同时征求，则采取时分复用方法，由FPGA依次控制各通道的通断。模式选择开关ADG509为四选一模仿开关,可分别选择被测模仿信号、标准参考电压值或用于通道校准的、颠末DAC转换后的信号进入后级滤波衰减网络电路。送入ADC的信号要先颠末低通滤波,以滤除高频噪声。滤波电路计划为二阶阻容低通滤波器，对频率高于50KHz的信号滤波。衰减电路计划为有源衰减，选用Linear公司的差分放大器LTC1992，可完成输入信号极性转换,实现单端信号转差分信号,同时通过由FPGA控制继电器选通差别的电阻网络调解衰减倍数，可实现对差别电压输入范畴信号的调解，以餍足AD7676的输入电压范畴。信号增益可编程放大器LTC6911可通过编程设置以1、2、5步进变革的1 V/V~100 V/V增益倍数 ，数据征求进程中通过FPGA内部的比较电路主动调解增益放大器增益倍数，极大进步了对薄弱信号的辨别本领。AD7676为差分信号输入， MAX6325基准源提供基准为2.5V的参考电压，采样时钟由晶振提供10MHz时钟信号经FPGA内部分频电路得到，单通道最高采样率为500KSPS。

FPGA电路计划

    FPGA芯片也是一种特别的ASIC芯片，属于可编程逻辑器件，它是在PAL、GAL等逻辑器件的底子上生长起来的。同以往的PAL、GAL等相比，FPGA范围比较大，得当于时序、组合等逻辑电路应用。本文选用Altera公司的FPGA芯片EP2C8Q208，完成数据征求卡的时序和地点译码电路计划。由于EP2C8Q208有36个M4K RAM，在FPGA内部计划一个16位宽度、4KB深度的FIFO，利用FIFO进步数据征求卡对多通道信号的征求存储本领。FIFO有半满、全满、空标记位，当DSP检测到半满标记位时，FIFO同时读写；全满时只读不写；空时只写不读。A/D采样控制信号由DSP通过FPGA控制；DSP对征求后的数据举行进一步处理惩罚，以进步精度，也具有传统CPU或MCU的成果，对时序、触发、DMA停止恳求作出相应处理惩罚。  

DSP电路计划

    DSP采取 TMS320VC5416，它是16位定点DSP，具有高度的操纵机动性和很高的运行速率，采取改进的哈佛布局(1组步伐存储器总线，3组数据存储器总线，4组地点总线)，具有专用硬件逻辑的CPU、片内128KB的存储器、片表里设，以及一个服从很高的指令集。

    DSP 在体系中的作用重要是将A/D转换后的数据在传输到上位机之前，举行数据整理、标记、打包以及数据预处理惩罚。数据征求体系全部控制信号都由DSP控制FPGA逻辑电路孕育产生。DSP外挂Flash存放DSP步伐及别的配置数据，在上电时，DSP采取并行方法调入DSP内部实行。

校准电路计划

    校准电路是本计划的紧张关键，数据征求卡的高精度性能不但取决于高辨别率的ADC，在更大程度上要寄托该数据征求卡精良的自校准和抗噪声本领来实现。

    校定时，DSP发出标准值，经D/A和A/D转换后，所征求的数据值与原标准值相比较，取其毛病系数构成去噪方程，以实现数据征求卡的自校准。

PCI总线接口电路计划

    PCI总线范例非常巨大，其接口的实现比较困难。数据征求卡采取PCI9030作为用户接口，为PCI总线接口的开辟提供了一种简便的要领，只需计划大略的局部总线接口控制电路即可实现PCI总线的高速数据传输。利用Altera 公司的Quartus II，使得硬件实现软件化计划，更新了传统的电路计划和调试方法，大大收缩了开辟周期，分外是其计划仿真和定时阐发使得计划越发可靠，确保了体系的精确性。

体系软件计划

驱动步伐计划

    在Windows98/ 2000/ XP 环境下，处于Windows 用户态的应用步伐不克不及直接对硬件配置举行操纵，要实现对数据征求卡的硬件资源(如内存、停止等)的访问，必须编写运行在内核态的配置驱动步伐。如今，利用较多的开辟东西是GUNGO公司的驱动步伐开辟组件WinDriver。利用WinDriver开辟驱动步伐，不需熟习操纵体系的内核知识。整个驱动步伐中的全部函数都是事变在用户态的，通过与WinDriver的.VXD和.SYS文件交互来到达驱动硬件的目标。由于 WinDriver 开辟环境提供了针对 PLX 公司芯片的存储器范畴、寄存器和停止处理惩罚等模块，以是本文采取了GUNGO公司的 WinDriver5.3开辟东西，它支持PLX公司的PCI接口芯片，用户无需具有DDK和内核态步伐开辟经历，调试时可连合 PLX 公司的 PLXmon 东西。

操纵界面计划

    采取美国国度仪器公司的LabVIEW软件举行界面计划。LabVIEW是一种图形化编程语言， 操纵界面模仿实际仪器的控制外观，利用户能完成通道选择、模式选择、增益设置、采样率设置等成果，操纵大略方便。

体系指标阐发

ADC偏差阐发

    常用的ADC重要存在量化偏差、增益偏差和偏置偏差。量化偏差是任意ADC都存在的，仅仅能通过进步ADC辨别率来淘汰，为把量化偏差淘汰为±1LSB/2，通常的要领是把更改特性偏移1LSB/2。偏移偏差是指对 ADC采取零伏差动输入时实际代码与抱负代码之间的差别。增益偏差是指从负满量程转为