基于MC9328MX1嵌入式最小体系的计划

小序

   嵌入式体系因此实际应用为内核，对成果、可靠性、本钱、体积、功耗有严格请求的专业谋略机体系，随着嵌入式体系相干技能的敏捷生长，嵌入式体系成果越来越强，应用接口越发丰富，根据实际应用的必要计划出特定的嵌入式最小体系和应用体系，是嵌入式体系计划职员应具备的本领，由于ARM嵌入式体系的布局的同等性以及外围电路的通用性，采取ARM内核的嵌入式最小体系的计划原则和计划要领基真雷同，本文基于MC9328MX1芯片先容ARM嵌入式最小体系计划的一样平常要领。

1 MC9328MX1概述

    MC9328MX1是Motorola公司基于ARM920T的龙珠（Dragon Ball）MX1处理惩罚器，MC9328MX1内含ARM公司计划的16/32bit ARM920T微处理惩罚器内核，采取RISC架构的ARM微处理惩罚用具有体积小、功耗低、性价比高的特点，重要应用于高级信息处理惩罚配置、智能德律风、网页欣赏器、数字多媒体播放器、基于盛行的Palm OS操纵平台的手提谋略机和无线通讯发射、吸取配置等。

    MC9328MX1的布局框图如图1所示。

    MC9328MX1的体系布局如下：全16/32bit RISC架构，内含服从高、功耗强大的ARM920T的处理惩罚器核，支持16bit Thumb和32bit ARM指令集的高性能RISC引擎，支持大、小端模式，内部架构为大端模式，外部存储器可分为大、小端模式，基于JTAG接口的方案，边界扫描接口，用于嵌入式多媒体应用集成体系。

    MC9328MX1的体系干系特性为：一体化的16KB指令Cache及16KB数据Cache，支持假造地点转换存储器办理单位（VMMU），支持 ROM/SRAM、Flash存储器、DRAM和外部I/O以8/16/32bit的方法操纵，支持EDO/老例或SDRAM存储器，利用ARM先辈的微控制器总线布局（AMBA），即SoC多主总线接口，利用精简先辈的高性能总线（R-AHB）与速率较慢的片上外围配置举行通讯，可同时连接15个外部配置。

    只管嵌入式处理惩罚器芯片种类多，引脚繁杂，但根据它们各自的成果特点，因该散布是有规律的，在嵌入式最小硬件体系计划中，要细致区分处理惩罚器芯片引脚的范例，细致阐发研究关键引脚作用，才华保障最小体系的正常运行。

    MC9328MX1采取MAPBGA封装，共有256引脚，MC9328MX1的引脚可分为电源、接地、输入（I）、输出（O）、输入/输出（I/O）5 类。除了电源和接地线有近40根，以及地点总线，数据总线和通用I/O接口端，专用模块SPI、UART、I2C、LCD等接口，必要认真细致研究的引脚不是很多，电源和接地端是保障体系正常事变最根本的条件之一，输入范例的有些引脚在体系计划时必须认真细致对待，由于有些电平信号直接影响到 MC9328MX1的正常事变，输出范例的引脚重要用于对外设的控制或通讯，由MC9328MX1主动发出，对MC9328MX1自身的运行不会有太大的影响，输入/输出范例引脚是MC9328MX1与外设的双向数据传输通道。

2 嵌入式最小体系

    以ARM内核嵌入衰落处理惩罚器为中间，具有完全相配接的Flash电路、SDRAM电路、JTAG电路、电源电路、晶振电路、复位信号电路和体系总线扩展等，包管嵌入衰落处理惩罚器正常运行的体系，可称为嵌入式最小体系。

    嵌入式最小体系硬件布局图如图2所示。

    嵌入式最小体系硬件成果如下：

    微处理惩罚器：MC9328MX1是体系事变和控制中间；

    电源电路：为MC9328MX1内核部分提供所需的1.80V事变电压，为部分外围芯片提供3.0V的事变电压；

    晶振电路：为微处理惩罚器及其他电路提供事变时钟，及体系中MC9328MX1芯片利用32KHz或32.768KHz无源晶振；

    Flash存储器：存放嵌入式操纵体系、用户应用步伐大概其他在体系失电后必要生存的用户数据等；

    SDRAM：作为体系运行时的重要地区，体系及用户数据、堆栈均位于该存储器中；

    串行接口：用于MX1体系与其他应用体系的短间隔双向串行通讯；

    JTAG接口：对芯片内部全部部件举行访问，通过该接口对体系举行调试、编程等；

    体系总线扩展：引出地点总线、数据总线和必须的控制总线，便于用户根据自身的特定需求，扩展外围电路。

3 最小体系硬件的选择和单位电路的计划

3.1 电源电路计划

    电源电路是整个体系正常事变的底子，计划的电源电路必须餍足体系对该电路性能指标的请求。MC9328MX1内核部分需1.80V事变电压，部分外围芯片需3.30V事变电压，根据请求输入5V直流电压经DC-DC更改，分别为体系提供1.80V和3.30V的事变电压，差别体系根据实际功耗，选择器件计划电源电路，电源电路如图3所示。

3.2 晶振电路与复位电路计划

    晶振电路为微处理惩罚器及其他电路提供事变时钟，是体系必须的紧张电路，MC9328MX1利用32KHz无源晶振，32KHz晶振频率输入 MC9328MX1后，经PLL（锁相环）倍频后到达16.384MHz，并输入体系PLL及MCU PLL。MCU PLL将输入的16.384MHz倍频到最高192MHz，提提供ARM内核利用，体系晶振电路如图4所示。

    复位电路重要完成体系的上电复位和体系在运行时用户的按键复位成果，本体系采取较大略的RC复位电路，复位电路如图5所示。

3.3 Flash存储器接口电路计划

    Flash存储器在体系中通常用于存放步伐代码、常量表以及一些在体系失电后必要生存的数据等。Flash接口电路是最小体系计划中至关紧张的电路。

    常用的Flash存储器为8bit/16bit数据宽度，事变电压一样平常为3.3V，重要生产厂商为Intel、Atmel、Hyundai等，他们生产的同类器件一样平常具有雷同的电气特性和封装情势，可根据必要选用。

    为了充分发挥32bit MC9328MX1性能上风，直接采取1片32bit数据宽度的Flash存储器芯片，也可采取2片16bit数据宽度的Flash存储器芯片并联构建 32bit的Flash存储器体系，16bit Flash存储器体系的构建要领与32bit Flash存储器体系相似，本体系利用2片28F320J3A构成32bit Flash存储器32bit Flash存储器体系如图6所示。

    2片28F320J3A，此中一片为高16bit，另一片为低16bit，作为团体配置到MC9328MX1外围接口模块CS0空间，将 MC9328MX1的#CS接至2片28F320J3A的CE0端，CE1、CE2接地；2片28F320J3A的地点总线[A21-A1]均与 MC9328MX1的地点总线[A22-A01]相连，低16bit片的数据总线与MC9328MX1的低16bit数据总线[D15-D00]连接，高 16bit片的数据总线与MC9328MX1的高16bit数据总线[D31-D16]连接；2片28F320J3A的RP#端接VCC；2片 28F320J3A的OE端接MC9328MX1的#OE；2片28F320J3A的WE端接MC9328MX1的#EB；2片28F320J3A的 BYTE均上拉，使之事变在字模式。

3.4 SDRAM接口电路计划

    与Flash存储器相比较，SDRAM固然不具有失电保持数据的特性，但其存取速率大大高于Flash存储器，并且具有读/写属性，SDRAM在体系中重要用作步伐的运行空间、数据及堆栈区。因此，SDRAM接口电路在最小体系计划中必须高度器重。

    如今常用的SDRAM为8bit/16bit数据宽度、事变电压一样平常为3.3V，重要生产厂商为Samsung、HYUNDAI、Winbond等，若同类器件具有雷同的电气特性和封装情势可通用。但在利用SDRAM时要细致ARM芯片是否具有独立的SDRAM的革新控制逻辑，如有可直接与SDRAM接口，若无则不克不及直接与SDRAM连接。

    根据体系的需求，可构建16bit或32bit的SDRAM存储器体系，本体系采取2片K4S281632并联构建32bit的SDRAM存储器体系，单片K4S281632为16bit数据宽度、容量16MB，2片容量共32MB的SDRAM空间，可餍足嵌入式操纵体系及种种较巨大运行的运行需求，利用 2片K4S281632构建32bit的SDRAM体系电路如图7所示。

    2片K4S281632，此中一片为高16bit，另一片为低16bit。2片K4S281632作为一团体配接到DRAM/SDRAM的CSD0，将 MC9328MX1的#CSD接至2片K4S281632的CS端，2片K4S281632的CLK端接MC9328MX1的SDCLK端，2片 K4S281632的CLE端接MC9328MX1的SDCKE端；2片K4S281632的RAS、CAS、WE端分别接MC9328MX1的RAS、 CAS、SDWE端，2片K4S281632的地点总线[A08-A00]接MC9328MX1的[A10-A02]；2片K4S281632的地点总线 [A10-A09]接MC9328MX1的[MA11-MA10]；2片K4S281632的地点总线[A11]接MC9328MX1的[A12]；2片 K4S241632的BA1、BA0接MC9328MX1的地点总线[A14-A13]；高16bit片的[DQ15-DQ0]接MC9328MX1的数据总线[D31-D16]、低16bit片的[DQ15-DQ0]接MC9328MX1的数据总线[D15-D0]；高16bit片的UDQM、LDQM 分别接MC9328MX1的DQM3、DQM2，低16bit片的UDQM、LDQM分别接MC9328MX1的DQM1、DQM0。

3.5 串行接口电路计划

    MC9328MX1提供了串行接口，利用RS-232标准接口，近间隔通讯体系中可直接举行端对真个连接，但由于MC9328MX1体系中LVTTL电路的逻辑电平与RS-232标准逻辑电平不相立室，二者间要举行正常的通讯必须颠末信号电平转换，本体系利用MAX3221电平转换电路，以RS-232标准9芯D型接口为例，要完成最根本的串行通讯成果，只必要RXD（数据吸取）、TXD（数据发送）和GND（地）端即可。串行接口电路如图8所示。

3.6 JTAG接口电路计划

    JTAG技能是一种嵌入式调试技能，芯片内部封装了专门的测试电路TAP（测试访问口），通过专用的JTAG测试东西对内部节点举行测试和控制，如今大多数ARM器件支持JTAG协议，标准JTAG接口是4线；TMS（测试模式选择）、TCK（测试时钟）、TDI（测试数据串行输入）、TDO（测试数据串行输出）。JTAG接口的连接有两种标准，即14针JTAG接口与MC9328MX1连接电路。