利用一个FPGA便可实现的64通道下变频器

    RF Engines公司的ChannelCore64使计划者可以或许用一个可对FPGA编程的IP核来更换多达16个DDC(直接下变频器)ASIC，可明显淘汰PCB面积，低落功耗并且增长机动性。和原来的要领相比，新要领是低落本钱的典范代表，随着通道数量标增长，低落本钱的需求愈加突出。在提供机动性和简化计划的同时，这种要领也能低落功耗。ChannelCore64的应用包括无线基站，卫星地面站和别的多通道无线电吸取器等。在这些体系应用中，必要从一个频带非常宽的信号中提取很多具有差别带宽的通道(大概信号)，然后将整个体系的别的部分与之立室来简化计划。 

    ChannelCore64    

    险些全部的无线吸取器都要通过下变频，从一个非常宽的输入频谱中提取一个大概多个相对窄的通道。在体系的前端，随着机动性的增长，急迫请求差别的无线接入技能协同相助，

    容许对波段举举措态的可重新配置，以及对吸取体系计划的投资举行远景预计。别的，用户对带宽需求的不绝增长，加上诸如MIMO(多输入/多输出)等新技能的出现，请求体系必须具有支持和处理惩罚越来越多的信号通道的本领。到如今为止，一样平常都是利用DDC ASIC，通常能处理惩罚达4个通道，因此，一个巨大的多通道应用就必要多个大且昂贵的体系板。RF Engines公司提出了一个新鲜的通道选择架构，可以或许在单个FPGA器件上处理惩罚多达64个通道。这能大幅低落本钱、面积和功耗，由于一个器件可以或许更换原先16个ASIC，尤其在信道数量增长时较传统方法更能低落本钱。    

     ChannelCore64利用了一种独特的下变频要领，和别的基于FPGA的DDC办理方案相比，此要领可以或许得到很大的硅面积节流，同时还能提供种种先前基于ASIC的DDC芯片具有的配置控制选项。比方，此IP核可以或许很好地事变在Xilinx Virtex II Pro 30 FPGA器件上，在全部通道都有效的事变环境下，最大功耗只有4W。要是用Altera器件实现，性能大概相称。

图1  ChannelCore64内部构成

    此IP核(见图1)可以或许利用户从一个大概两个输入源独顿时选择各个通道，调理每个通道的中间频率和增益，且选择差别的滤波形状和带宽采样速率以适应变革信号的事变环境。一个集成的高质量信号重采样器可以或许包管终端到终真个动态范畴至少在80dB以上，纵然对付分数重采样比例也能到达此动态范畴。这要比别的分数重采样办理方案高很多。    

    ChannelCore64提供了8个独立的用户可编程滤波器，用户可以或许根据体系所必要的性能请求举行立室。滤波器计划包括等纹波，根余弦和高斯滤波器等。这些滤波器可以或许事变在高采样速率下，作为重采样处理惩罚进程的一部分。可以或许对一个4倍的过采样输出提供相称于一个80抽头的滤波器。为了使滤波器可以或许提供多个大概的输出带宽，选择滤波器时应充分思量输出采样速率。    

    重采样器可以或许对每个通道提供输出速率控制，用于立室调制体系速率。采样速率的辨别率小于0.01Hz。对付每个通道，饱和度指示和微调增益控制的辨别率为0.01dB，各个通道完全独立，内核实行进程中在不影响别的信道事变的条件下可举行信道重构。    

    ChannelCore64的重要特色包括：支持两个16位ADC输入(每个采样率达140MSPS)；64个独立的可连接各自ADC的下变频信道；独立的信道中间频率调谐本领，辨别率高于0.01Hz；独立的信道带宽选择成果；独立的采样率输出选择成果，辨别率高于0.01Hz。    

    该内核针对无线基站、卫星地面站及别的多信道无线吸取机等应用。在这些应用中，MIMO技能可被很好地应用，比方用分外的天线来得到更多的信号信息，通已往除多通路效应，对大量输入信息的处理惩罚可得到较好的吸取质量，因此大大进步了办事质量。通常，天线数量越多，也就意味着必要更多的ASIC，同时也就意味着本钱和功耗的增长。然而，利用基于ChannelCore64的办理方案，分外的通道可以或许很容易地配置，比方，从24通道到64通道，办事质量大大进步了，但是本钱的增长险些可以马虎。    

    ChannelCore64 可以EDIF网表的情势交付，同时可以加上用户束缚文件、例化模版、VHDL模型、测试文件和Matlab模型。Bit-true Matlab模型可以免费提供，容许计划者在体系环境下，正确地仿真ChannelCore64核。该核可提供大略的授权模型以及用户变量，包括上变频器，均可根据必要定制。ChannelCore64已经完成测试，证明其能提供快速的、低危害的、颠末优化的办理方案。

FPGA中实现64个独立的下变频通道 " hspace=0 src="http://image.mcuol.com/News/061228163814621.jpg" width=350 border=0>

图2  ChannelCore64可在一个FPGA中实现64个独立的下变频通道

     实现64个独立的下变频通道 

     这个64位的核可以或许和如今盛行的A/D转换技能立室，可以或许提供通用成果来餍足尽大概广的请求(见图2)。RF Engines公司正在对定制FPGA的开辟举行专门研究，并且很快就能根据客户的必要提供相干的更换产品。对付一个给定的核的计划，其最重要的可变计划参数包括: 数据和可编程界面， 频率和数据率精度， 滤波器参数和无杂散动态范畴。