基于DSP E1—16XS的硬件开辟平台计划

   摘  要：先容数字信号处理惩罚器E1—16XS开辟平台的计划；细致阐明该处理惩罚器和存储器的连接以及I／0的扩展要领，并共同相干的电路图加以阐明，使读者可以或许快速相识该处理惩罚器平台的计划要领。末了针对PCB的布线题目提出一些发起。如今该开辟板运行正常可靠。
   关键词：DSP E1—16XS Hyperstone 开辟平台

引 言
    嵌入式体系硬件的内核是种种范例的嵌入式处理惩罚器，如今全天下嵌入式处理惩罚器的品种已经高出1000多种，盛行体系布局有30多个系列。嵌入式处理惩罚器一样平常可以分为嵌入衰落处理惩罚器、嵌入衰落控制器、嵌入式DSP处理惩罚器和嵌入式片上体系。

    与标准微处理惩罚器相比，嵌入衰落处理惩罚器只保存了和嵌入式应用有关的成果，并且为了餍足嵌人式应用的特别请求，在事变温度、抗电磁滋扰、可靠性等方面都做了种种加强。

    DSP嵌入式体系是DSP体系嵌人到应用电子体系中的一种通用体系。这种体系既具有DSP器件在数据处理惩罚方面的上风，又具有应用目标所必要的技能特性。在很多嵌人式应用范畴，既必要在数据处理惩罚方面具有独特上风的DSP，也必要在智能控制方面技高一筹的微处理惩罚器(MCU)；因此，将DSP与MCU融合在一起的双核平台，将成为DsP技能生长的一种新潮流。德国Hyperstone公司是真正把DSP告成嵌入32位微处理惩罚器的厂商之一，尤其是它的E1一XS系列更是这方面的佼佼者。

1 E1-16XS微处理惩罚器布局概述

    Hyperstone RISC／DSP架构框图如图1所示。

    Hy—perstone内核是专为RISC和DSP成果的集成而计划的，但它不是两个差别内核在单个芯片上的大略组合，而是一个集成的内核和指令集。这一全集成的内核基于单处理惩罚器模式，带有单指令流。RISC和DSP单位间大略且高效的通讯由1个96路的32位内部寄存器实现，在每个时钟周期内可以实行3条指令的操纵。以是在100 MHz的频率下可以到达3。O MOPS如许良好的性能。

    Hyperstone E1-16xS是一款O．25μm CMOS工艺的微处理惩罚器。它连合了高性能的RISC微处理惩罚器和DSP处理惩罚器，利用简便高效的指令，使嵌入式DSP处理惩罚器的及时性得以充分的发挥。

    该处理惩罚器重要具有如下的特点：
    ①32位RISC／DSP处理惩罚器，ALU、DSP单位和LoaoI／Store单位并行处理惩罚，内部集成硬件乘法器。
    ②16根数据线，22根地点线，4个外部存储体(Mem—oryr Bank)选择信号。
    ③4 GB内存地点空间，I／O空间和存储空间退出寻址，存储器和DSP连接无需附加逻辑电路。
    ④片内集成16 KB RAM和片上指令高速缓存。⑤具有全面的DRAM和DMA控制器，全部的总线时序可编程。
    ⑥片上PLL、CPU最高频率可达180 MHz。
    ⑦停止办事步伐可在7个时钟周期内启动。除内部停止外，另有7个外部停止可用。
    ⑧3个可编程I／O引脚除了可配置成输入输出外，还可以配置成外部停止输入利用。
    ⑨32位定时器和看门狗定时器；用户可利用hyRTK内核访问154个独立的“假造”定时器，仅需很少的处理惩罚开销。

2 嵌入式体系硬件计划
2.1 体系硬件布局

    体系硬件布局如图2所示

    电源电路：输入5 V，颠末DC-DC更改，分别给微处理惩罚器提供2．5 V和3．3 V的电压。
    晶振电路：16 MHz有源晶体振荡器颠末倍频，分别为Hyperstone内核／体系提供128／64 MHz的时钟频率。
    复位电路：可选用大略的RC复位电路，思量到体系复位的可靠性和失电监控，发起利用专门的复位IC，比方MAX706。
    微处理惩罚器：即E1-16XS，是体系的事变和控制中间。
    Flash：可存放Boot监控步伐、嵌入式操纵体系、用户应用步伐或其他在体系失电后必要生存的数据。
    SDRAM：体系代码运行和数据变量存储的空间。
    JTAG接口：通过该接口可对体系举行在线调试和步伐下载。
    I／O扩展接口；引出数据总线、地点总线和必须的I／0控制总线，便于用户根据自身的特定需求，扩展外围电路；DSP可以通过该扩展总线对其他板卡举行控制，大概其他板卡可以通过该接口对开辟板举行操纵。

2．2 体系重要硬件单位电路计划
    差别的DSP处理惩罚器在与DRAM、Flash连接时通常会有些差别，以是下面偏重阐发存储器接口电路的事变原理和计划要领。

(1)Flash接口电路
    由于Flash存储用具有低功耗，大容量，可整片或分扇区快速烧写、擦除，失电后信息不丢失等特点，在种种嵌入式体系中得到遍及应用。

    本体系中，Flash存储器采取Hynix的HY29LV160。它是16位数据宽度，存储容量为16 Mb(2 MB)，可以在2．7～3．6 V电压范畴内举行读、编程(烧写)和擦除操纵。

    在大多数体系中，选用1片16位的Flash存储器芯片(单片容量有1 MB、2 MB、4 MB、8 MB等)构建16位的Flash存储体系已经充足。在此采取1片HY29LV160构建16位的Flash存储器体系。图3为16位模式Flash与处理惩罚器E1—16XS的根本接法。

    Flash存储器在体系中通常用于存放步伐代码、体系上电或复位后以后获取指令并开始实行。因此，应将存有步伐代码的Flash存储器配置到Bank3，即将E1—16XS的CS3接至HY29LV160的片选端CE。输出使能端面OE接E1- 16XS的OE；写使能端WE接E1—16XS的WEl模式选择BYTE上拉，使HY29LV160事变在16位数据模式；RY／BY(就绪／忙)指示HY29LV160编程或擦除操纵的事景况态。

    HY29LV160地点总线A[19～O]与E1-16XS的地点总线A[20～1]相连；16位数据总线D[15～0]与El一16XS的16位数据总线D[15～o]相连。此时应将E1—16XS的B00TB置为O，即选择外部F1ash为16位事变方法。

(2)DRAM接口电路
    与Flash存储器相比较，动态随机存储器DRAM固然不具有失电保持数据的特性，但其存取速率大大高于Flash存储器，在体系中重要用作步伐的运行空间。

    E1-16XS内部的DRAM控制器支持DRAM的种种情势，比方Fast—Page Mode，、EDO和SDRAM，都可以直接和处理惩罚器无缝连接。存储器存取的总线时序革新控制等可由总线控制寄存器(BCR)设置。这里以如今嵌入式体系计划中常用的SDRAM阐明电路的详细连接。

    体系中SDRAM选用IS42S16100一7T。它的存储容量为2 BatLks×512 K×16位(2 MB)，事变电压为(3．3±0．3)V，16位数据宽度。要是用户必要运行嵌入式操纵体系及种种相对较巨大的成果，可以思量增长SDRAM的容量。E1—16XS最大支持128 MB。

    图4为IS42S16l。

    0—7T SDRAM存储器和El一。16XS的连接框图。将该SDRAM配置到体系存储器的Bank0，即将E1—16XS的DP0(SDRAM选择信号)接至IS42S16100的CS端。表l可以清楚地反应出El一16XS和IS42S16100的连接环境。

(3)I／O扩展
    由于DSP本身的I／O口相比拟较少，在很多应用场合下，必要举行I／O扩展。E1 16XS内部I／O总线控制寄存器提供了6位作为芯片选择用，也便是可以连接64个周边器件；别的另有3位作为I／O器件内部寄存器地点寻址用，9位用来设置读写访问的总线时序设置，比方地点创建时间和保持时间等。如许可以低落对外设的访问速率，适应低速外设的请求。一样平常对外设I／O的访问连接如图5所示。

    图5中，IORD和IOWR为I／O访问时的读控制信号和写控制信号，分别连接到I／O配置的读和写控制端；I／0配置的停止输出信号INT连接到DSP的停止输入信号INTn。E1—16XS提供了最多7个外部停止输入可供连接。

3 PCB板计划要点
    计划好电路图后，就可以计划PCB板了。在体系中，E1-16XS的片内事变频率可以到达150 MHz以上，体系总线频率也靠近1OOMHz，因此，在PCB计划进程中，应该依照高频电路计划的基源头根本则。起首应细致电源的质量与分派，其次要细致信号线和时钟线的散布。

(1)电源质量与分派
    在计划PCB板时，给各个单位电路提供高质量的电源，会使体系的稳固性大幅度进步。一样平常应在电源进入印刷电路板的位置和靠近各器件的电源引脚处加上几十～几百μF的电容，以滤除电源噪声。还要细致在器件的电源和地之间加上0．0l μF～O．1μF左右的电容，用来滤除元器件事变时孕育产生的高频噪声。由于双面PCB板电源采取电源总线的方法，受到电路板面积的限定，一样平常存在较大的直流电阻，以是为了进步体系的稳固性，通常采取多层板。一样平常专门拿出两层，作为电源层和地层，而不在其上布信号线。低阻抗的电源层也可以像地层一样作为高频信号的返回通路，可以有效地低落噪声。

(2)同范例信号线的散布
    在计划PCB时，对付处理惩罚器的输入输出信号中的数据线、地点线等雷同范例的线应该成组、平行散布，并保持它们之间的黑白差别不要太大。采取这种方法布线，既可以淘汰滋扰，增长体系的稳固性，还可以简化布线，使PCB板的表面都雅。

(3)时钟信号线的散布
    较高频的时钟信号是电路板的关键信号，频率越高的时钟其布线请求也越高。布线时应使时钟源到负载的连接只管即便短，线应只管即便宽。差别时钟之间、时钟与其他信号之间克制平行走线。信号负载较多时，在一个驱动器上不要驱动其他时钟信号，包管时钟信号的质量精良。

结  语
    该精简开辟板具有最小化的成果，用户仅仅必要在Flash里预先烧写Boot监控步伐，就可以举行应用步伐的调试和下载。该开辟板具有精良的扩展性，通过I／O扩展接口为用户的硬件扩展提供了很大的方便。用户可以在不变动Boot监控步伐的条件下对该精简开辟板举行硬件成果(串口、USB、可编程器件等)的扩充。