Mentor芯片测试方案获联电65/40纳米制程认证

Mentor Graphics宣布其硅芯片测试与诊断方案已经得到晶圆代工大厂联电(UMC)认证，可运用于联电的65与40纳米参考流程。该硅芯片测试流程的底子是TestKompress主动化测试向量孕育孕育产生(automated test pattern generation，ATPG)办理方案，可以最低测试资源达成更高测试风致。

与这个扫描测试办理方案互补的是明导国际MBISTArchitect实用于内存内建自我测试(BIST)、切合BSDArchitect 1149.1典范的边界扫描(boundary scan)东西以及YieldAssist妨碍诊断和良率监控东西。

UMC流程提供种种先辈的结果，餍足测试先辈IC产品的新需求。TestKompress产品提供高度压缩的测试向量，支持种种妨碍模型，包括stuck- at、transition、多重侦测(multiple detect)与先辈扩展测试(timing aware)。TestKompress产品中具备低功耗的结果会调解测试向量，淘汰测试时期的总电力斲丧，以及保持利用者定义临界值以下的最高电力。

MBISTArchitect东西使提供内存多重处理惩罚处罚步调的全速测试流程主动化，同时使每单位面积资源(area overhead)降到最低。BSDArchitect东西实用于为内存BIST插入边界扫描与TAP控制电路。YieldAssist东西可以大概快速诊 断妨碍组件，找有缺陷的位置与典范，常保IC良率。

「我们的全套硅芯片测试东西以先辈IC技能为目标，比喻UMC提供的65 和45纳米制程。」明导国际副总裁兼筹划至硅芯片(Design-to-Silicon)古迹部总经理Joe Sawicki表现：「UMC参考流程意味着客户将可享受完备验证的测试流程，并且可以大概应用到种种组件上。」

UMC 65nm与40nm参考流程测试办理方案包括MBISTArchitect、BSDArchitect、TestKompress与YieldAssist产品。全部产品如今都正在供货中。