FPGA引脚信号指配的几个原则

    如今的FPGA正变得越来越巨大，向引脚分派信号的任务曾经很大略，如今也变得相称繁复。下面这些用于向多用途引脚指配信号的引导目标有助于计划师根据最多到最少的束缚信号指配原则提前思量信号指配，并淘汰重复的次数。 
    这里有一个条件，即假定计划师已经根据计划的大概范围和信号请求确定了目标器件范畴和型号。对以下每一步都应在思量单极信号前优先思量差分对信号。 

    开始指配那些只能在特定引脚上事变的特别信号，正常环境下是指串行I/O信号和全局时钟信号。其次指配大型和/或高速信号总线，分外是那些要超过多个库或地区的信号。要是总线必要局部时钟，那么就要思量具有更多局部时钟引脚的库或地区，并先指配局部时钟。 

    要是针对FPGA器件采取了多种I/O标准，那么计划师还必须先思量将I/O信号映射到库/区。这一步必要慎重思量，由于很多I/O标准和参考电压是不兼容的。一些I/O标准请求在特别引脚上输入参考电压，使得这些引脚不可再用于一样平常用途。将高速输出和双向信号退出指配在肯定程度上可克制同时开关输出噪声(SSO)题目。 

    第三，采取第二步中雷同的根本规矩指配速率较慢和束缚较少的总线，但不消太多思量SSO等题目。第四，末了完成个别信号的指配。要是只剩下少量引脚，或在第一次重复时用完了全部的引脚，可以思量选用具有更多I/O数量的下一种器件，由于根据市场环境肯定还会临时增长某些成果，并且没有哪个计划师乐意在计划的末了阶段再做一遍指配进程吧。 

    在以上每一步中，要创建含有精确信号分派和I/O标准的束缚文件，以及含有I/O计划部分的HDL文件。然后再开始结会商布线，由于按从最多束缚信号到最少束缚信号的次序可以更好地发明错误。