基于ARM核的IntelTMStrongARM嵌入式体系
发布日期：2011-05-04
先容InteltTMStrongARM的劈头以及SA－1110和SA－1111之间的干系，重点先容了SA－1110处理惩罚器和SA－1111套片的布局、成果和接口特性，给出了这两种芯片的连接干系表示图。
1 简介
StrongARM是一种性能很高，同时也可餍足老例应用必要的微处理惩罚器技能。SA110处理惩罚器、SA1100、SA1110 PDA体系芯片和SA1500多媒体处理惩罚器芯片均采取了这一技能。此中IntelTMStrongARMSA－1110微处理惩罚器是一款集成了32位StrongARMRISC处理惩罚器核和体系支持逻辑以及多通讯通道、LCD控制器、存储器、PCMCIA控制器、通用I／O口的高集成度通讯控制器。该处理惩罚器最高可在206MHz下运行。SA－1110带有一个大的指令cache和数据cache，同时带有内存办理单位（MMU）和读／写缓存。它的存储器总线可以和SDRAM、SMROM和雷同SRAM的很多器件相接。其软件可与ARM＊V4布局处理惩罚器家属相兼容，该核派生于IntelTM StrongARMSA－110，但是有以下一些变化：
●数据cache的尺寸从16k字节淘汰到8k字节；
●增长了512字节的袖珍数据cache；
●具有硬件断点和读缓存；
●具有停止向量地点调解本领；
●内含加强型内存办理单位（MMU）；
●增长了一个进程ID寄存器。
SA－1111是SA－1110的套片，用来共同SA－1110利用。在增长成果的同时，利用SA－1111可使所计划的嵌入式体系的外围器件大大淘汰，从而低落体系本钱。SA－1111提供有一个USB控制器、两个PS／2口（鼠标和跟踪板）、一个PCMCIA和CF卡接口、AC－Link／I2 S串行音频口、两个脉宽调制（PWM）输出和一个通用串行口。这些成果模块可通过一个快速内部同步总线连接到一起，然后通过体系总线接口（SBI）可将内部总线连接到SA－1111的存储器／体系总线上，在SA－1111和SA－1110之间转达全部的控制和数据信息。因此，SA－1111在具有高端谋略性能的便携配置和嵌入式应用场合具有很高的性价比。
2 SA－1110的成果特点
图1是SA－1110的布局框图，图2所示是其引脚成果图。
2．1 SA－1110CPU重要特点
SA－1110中的CPU在133 MHz下运行时具有150 MIPS（百万条指令每秒）的指令运算本领（Dhrystone 2．1），而在206 MHz下运行时可到达235MIPS。别的，该体系还具有如下特点：
●带有存储器总线接口，可方便地与ROM（SMROM）、Flash、SRAM以及雷同于SRAM可变等待时间的I／O、DRAM和SDRAM举行接口，同时支持两个PCMCIA槽。
●具有32个项的MMUs，可映射4k字节、8k字节或1M字节，内含32路32个项的相联cache，并具有16k字节指令cache和8k字节数据cache，别的，它还具有体系总线接口（SBI），可共享存储器控制器（SMC）、寄存器存取总线（RAB）和DMA总线。
●具有统共8个写缓存，每个尺寸在1～16字节之间；
●具有大小端操纵模式；
●有4个读缓存，每个尺寸为1、4或8个字；
●功耗低，在1．55 V／133 MHz时，其功耗小于240mW；而在1．75 V／206 MHz时，功耗小于400mW；
●内部带有锁相环（PLL），其内部3．6863MHz振荡器和32．768kHz振荡器可为体系提供时钟基准。
●具有正常（完全运行）、空闲（下电）和就寝（下电）三种电源办理模式。
●带有3．3VI／O接口。采取256mBGA封装。
2．2 SA－1110的重要成果
a．CPU内核
SA－1110 CPU利用ARMV4体系布局，并通过利用协处理惩罚器15使该体系布局得到加强。体系中的控制寄存器可通过对协处理惩罚器15的读写来对MMU、cache和读写缓存控制寄存器举行存取操纵。
SA－1110 MMU具有32个项的转换旁路缓存器（TLB）用于指令和数据流，每项均可映射存储器中的段、大页和小页。同时，SA－1110还拥有16k字节指令cache和8k字节数据cache。为了克制由于主数据cache大量读写而导致的周期性数据传输，芯片还提供了一个袖珍cache。数据和指令cache以32字节为一块举行操纵，并采取循环方法举行革新存储。袖珍cache是一个具有16个入口和2路相互接洽干系的cache，可实行最小近来利用（LRU）算法以革新存储。别的，SA－1110还提供有两个读／写缓存。此中读缓存请求在软件的控制下举行严格的数据预取，以克制在对外部存储器举行读写时产生指令流堵塞。写缓存有8个入口，每个入口的尺寸为1～16个字节。读缓存有4个入口，每个入口尺寸为1、4或8个字。
b．体系控制成果
SA－1110内含定时器、高级电源办理、停止控制、复位控制以及用于孕育产生时钟的片上振荡器和锁相环。它带有26路通用I／O，可由CPU直接举行读写或通过编程孕育产生停止。在32．768kHz的晶振下，及时时钟具有每月5秒的偏差精度。32位OS定时器利用3．686MHz振荡器，可用于4个32位的定时立室寄存器，此中一个被专门用于看门狗定时停止，别的三个用于内部定时器大概由用户定义。停止控制器可以调理全部的停止源，它有停止恳求（IRQ）和快速停止恳求（FIQ）两种停止范例。此中IRQ是一个低级停止，可以被FIQ停止。对付ARM体系布局，FIQ是独特的，可以对被用户所定义的特定停止源举行快速办事。对付正在办事的停止有两类信息，第一类用于关照用户或操纵体系SA－1110上哪个模块餍足停止条件，第二类则用于提供该模块内部引起该停止的详细变乱。
复位控制器用于办理SA－1110内部种种复位源，提供调用软件复位成果。无论是硬复位、软复位、看门狗定时器满或是就寝模式复位，复位控制器只跟踪末了一次复位的缘故起因。
SA－1110还提供28根通用I／O引脚，这些引脚可通过编程将其设置在上升沿、降落沿或是上面两种环境下孕育产生停止。同时用户也可以选择利用GPIO引脚的一部分来完成串行通道或LCD控制器等别的成果。
c．存储器和PCMCIA控制模块
存储器和PCMCIA控制模块（MPCM）支持4个快页模式（FPM）段、EDO段和SDRAM段，也支持6个静态内存段，全部6个静态段均可利用ROM或Flash存储器。同时低3个静态段支持SRAM，高3个静态段支持可变等待时间的I／O配置。别的，低4个静态段还支持32位数据总线的SMROM。
d．外围控制模块
SA－1110拥有6个通道的DMA控制器，并在串行通讯中支持高速数据传输。由于LCD控制器拥有本身独立的DMA通道，因此，这六个DMA通道可用于别的外围I／O成果。通常环境下，DMA控制器可专门用于串行通道和外部存储器（DRAM、SRAM、Flash或ROM）之间的数据传输。LCD控制器支持TFT和STN屏，并在一个1024×1024的表现屏上支持256种颜色和16级灰度，该控制器采取专用的抖动算法控制表现的亮度。对付彩色表现，在一帧中，抖动算法可从4096种颜色中控制选择256种颜色来表现。LCD控制器可将帧缓存作为地点值举行访问。通过12位宽的调色板RAM可将该地点值作为256入口的索引值被解码。
SA－1110上的串口0实行通用串行总线（USB）从协议，并支持3个端点（半双工、12 Mbps方法）。串口1为通用异步收发口（UART），最高速率为230kbps。串口2支持红外数据（IrDA），速率为115 kbps或4Mbps。此中低速IrDA实行HP－SIR＊标准，高速Ir－DA实行4 PPM标准。串口3是一个事变在56．24 bps到230kbps的UART。可以用GPIO引脚来定义调制解调器的控制信号，这些引脚一样平常不预先定义。串口4是一 个多媒体通讯口或同步串行口（MCP／SSP）。这些串口一样平常用来与特定的数／模I／O配置相接，此中包括多媒体数字信号编解码器、键盘、触摸板、音频配置等等。别的SA－1110还可以通过专门的2个与SSP相连的GPIO引脚为用户提供MCP和SSP。
该MCP可以和Phillips UCB1200直接相接，芯片提供有音频和电信编解码器、触摸板接口和10个通用I／O引脚。SA－1110拥有两组发送和吸取FIFO，可用于电信和音频数据。它还提供了两个21位数据寄存器，一个用于发送，另一个用于吸取。而SSP逻辑接口支持National MicroWire＊协议、Texas Instru－ments＊同步串行协讲和Motorola SPI＊协议的一部分。全部这些协议都实用于键盘驱动、串行E－PROMs、ADC／DAC和雷同于灌音／播放等特别目标的配置。
3 IntelTMStrongARMSA－1111的成果
3．1 SA－1111的重要特点
SA－1111的成果框图如图3所示。其重要特点如下：
●内含PLL时钟产生器；
●具有三种事变模式；
●体系总线接口可共享存储器控制器（SMC）、寄存器存取总线（RAB）和DMA总线；
●带有PCMCIA和CF接口；
●USB主控制器兼容USB－Rev 1．1，并支持1．5 Mbits／s和12 Mbits／s两种事变速率；
●具有两个PS／2口和SSP＊串行数据口；
●带有两个PWM输出；
●支持音频AC－Link／I2 S串行口；
●带有与AC－Link 1．03标准兼容的AC＇97多媒体信号编解码器和I2S格局多媒体信号编解码器；
●采取256 mBGA封装。
3．2 SA－1111的重要成果
USB主控制器兼容于Open HCI、Windows95＊USBD和USB－Rev1．1，同时支持低速（1．5 Mbits／s）和高速USB（12 Mbits／s）配置。USB主控制器采取DMA方法，可用来控制USB外围配置和体系缓存之间的数据传输。
两个PS／2口可用于键盘、鼠标、跟踪板或别的与PS／2兼容的配置。在PS／2模式下，PS／2引脚特性雷同于开漏极I／O。而在非PS／2模式下，这些引脚可作为GPIO。
PCMCIA和CF接口可驱动全部两个插座（各用于PCMCIA和CF）的信号，它不必要外部缓存。通过I／O缓存可以驱动3．3V和5V信号。而控制逻辑和内置缓存则省去了外部逻辑温和存／收发元件，从而提供了一个高集成度和低功耗的办理方案。
两个PWM输出可用于为LCD表现提供亮度和比拟度控制。作为8位的数／模转换器，再加上一些外部过滤元件即可完成该成果。当不利用该成果时，此二引脚可作为GPIO。
利用全双工串行口可通过AC－Link、I2 S或＂MSB－Justified＂格局发送和发送连续的音频数据。
AC－Link完全支持AC＇97编解码器，该解码器完全兼容于AC－Link 1．03标准。而对付AC＇97编解码器，数字化的音频最高用16位采样值，可以同时向两个方向转达，重放和音频输出（SA－1111到编解码器）牢固在48kHz。而对付输入音频（编解码器到SA－1111），由于串行音频口支持可变采样率，因此，利用兼容于AC－Link 1．03标准的编解码器可通过软件来控制选择输入音频的采样率，同时音频串行口也支持I2S或＂MSB－Justified＂模式。I2S的取样率可以是8、11．025、16、22．05、32或44．1kHz。
SSP＊串行数据口是全双工的，通过所需的串行数据通讯协议可以和调制解调器、电信配置或别的配置举行连接。它支持NationalMicrowire＊，TI同步串行协议
（SSP）＊和Motorola串行外围配置接口（SPI）＊串行协议。SSP串行数据口的数据FIFO可以被用户存取。
体系总线接口SBI是SA－1111和SA－1110处理惩罚器之间的重要接口。可连接到SA－1110体系存储器总线上用于在主处理惩罚器和SA－1111内部成果模块之间转达数据。SBI有三种传输方法：寄存器读（READ）和写（WRITE）、块数据读和写、DMA到体系存储器的数据传输。
共享存储器控制器SMC是SBI的子单位，它相应USB主控制器和AC－Link／I2 S串行音频口的数据发送恳求。SMC可根据DRAM周期来转换这些数据的读写周期。最高支持128 M字节的EDODRAM或SDRAM，其峰值带宽为192 M字节／秒。
4 SA－1110和SA－1111的保持
本文先容了SA－1110和SA－1111的成果、结会商特点，详细利用和细致技能指标可查阅Intel公司关于该芯片的技能手册，图4是SA－1110和SA－1111的连接干系图。
参考文献
1．IntelTM StrongARM SA－1110 MicroprocessorDeveloper＇s Manual，Oct，2001
2．IntelTM StrongARM SA－1111 MicroprocessorCompanion Chip Developer＇s Manual，July，2000
3．Jaggar Dave．ARMArchitecture Reference Manual．Prentice Hall，1996
QQ登录
支付宝登录
