基于ARM核的Intel XScale嵌入式体系

  　1 简 介

　　Intel XScale微体系布局提供了一种全新的、高性价比、低功耗且基于ARMv5TE体系布局的办理方案，支持16位Thumb指令和DSP扩充。基于XScale技能开辟的微处理惩罚器，可用于手机、便携式终端（PDA）、网络存储配置、骨干网（BackBone）路由器等。Intel PXA250微处理惩罚器芯片便是一款集成了32位Intel XScale 处理惩罚器核、多通讯信道、LCD控制器、加强型存储控制器和PCMCIA/CF控制器以及通用I/O口的高度集成的应用处理惩罚器。

　　Intel XScale处理惩罚器的处理惩罚速率是Intel StrongARM处理惩罚速率的两倍，其内部布局也有了相应的变革：

　　◇数据Cache的容量从8KB增长到32KB；

　　◇指令Cache的容量从16KB增长到32KB；

　　◇微小数据Cache的容量从512B增长到2KB；

　　◇为了进步指令的实行速率，超等流水线布局由5级增至7级；

　　◇新建乘/加法器MAC和特定的DSP型协处理惩罚器CP0，以进步对多媒体技能的支持；

　　◇动态电源办理，使XScale处理惩罚器的时钟可达1GHz、功耗1.6W，并能到达1200MIPS。

　　XScale微处理惩罚器架构颠末专门计划，内核采取了英特尔先辈的0.18μm工艺技能制造；具备低功耗特性，实用范畴从0.1mW～1.6W。同时，它的时钟事变频率将靠近1GHz。 XScale与StrongARM相比，可大幅低落事变电压并且得到更高的性能。详细来讲，在如今的StrongARM中，在1.55V下可以得到133MHz的事变频率，在2.0V下可以得到206MHz的事变频率；而采取XScale后，在0.75V局势情频率到达150MHz，在1.0V局势情频率可以到达400MHz，在1.65V下事变频率则可高达800MHz。超低功率与高性能的组合使Intel XScale实用于遍及的互联网接入配置，在因特网的各个关键中，从手持互联网配置到互联底纹子办法产品，Intel XScale都表现出了令人得意的处理惩罚性能。
　　2 PXA250的布局及特点 　

　　2.1 PXA250处理惩罚器的重要特点

　　(1)高性能

　　◇低功耗，高性能的32位Intel XScale处理惩罚器内核，事变频率高达400MHz；

　　◇兼容ARMv5TE架构；

　　◇采取7级超等流水线布局；

　　◇支持多媒体处理惩罚技能，采取40位累加器和16位乘法器,以加强对音频和视频的解码本领；

　　◇提供支持同步Intel StrataFlash存储器的高性能分帧和分页模式接口。

　　(2)低功耗

　　◇多电源办理模式；

　　◇32KB数据和32KB指令Cache；

　　◇2KB的微小数据Cache；

　　◇支持2.5V和3.3V的存储器。

　　(3)I/O扩展

　　◇100MHz存储器总线，6个静态存储空间（16或32位ROM（SMROM）/Flash/SRAM），4个动态存储分区（16或32位SDRAM）；

　　◇支持2个PCMCIA 或 Compact Flash槽。

　　(4)外围控制模块

　　◇16通道可配置DMA控制器；

　　◇LCD控制器，独占的支持对快变彩屏的DMA方法；

　　◇920kbps Bluetooth接口；

　　◇串行端口（IrDA、I2C、I2S、AC97、3个UARTs、SPI 和SSP）；

　　◇USB接口；

　　◇支持MMC/SD卡。

　　(5)时钟控制

　　五种时钟源：

　　◇32.768kHz振荡器；

　　◇3.6864MHz振荡器；

　　◇可编程的内核锁相环；

　　◇95.85MHz外围牢固频率锁相环；

　　◇147.46MHz牢固频率锁相环。

　　(6)电源办理

　　运行模式（正常处理惩罚模式）、Turbo模式（运行于400MHZ）、空闲模式（下电）、就寝模式（下电）。

　　(7)封装情势

　　17mm×17 mm 256脚PBGA封装。

　　2.2 Intel XScale内核

　　Intel XScale CPU内核采取带有一个加强型存储器管道的超等流水线RISC处理惩罚器架构的体系布局。这款新型高性能、低功耗的微构架兼容ARMv5TE ISA指令集（不支持浮点指令集）。这种微构架在ARM核的四周提供了指令与数据存储器办理单位，指令、数据和微小数据Cache，写缓冲、全缓冲、挂起缓冲和分支目标缓冲器，电源办理，性能监控、调试和JTAG单位以及协处理惩罚器接口，MAC协处理惩罚器和内核存储总线。

　　超等流水线布局是由整型管道、存储器管道和MAC管道构成。整型管道包括7级流水线布局，取指令1（分支目标缓冲器）→取指令2→译码→寄存/移位→ALU实现→状态实行→复兴；存储器管道除包括整型管道的前5级外，后接3个高速缓存，数据Cache1、数据Cache2和数据复兴Cache，共8级流水线布局；MAC管道是6~9级的流水线布局，包括整型管道的前4级和4级MAC段，以及一个数据复兴Cache，此中MAC2-4的选通由数据决定。流水线布局级数越多越能进步指令的实行速率，利用分支目标缓冲器的目标在于告成的预知分支指令的 结果。128个入口的分支目标缓冲器的每个入口都包括了分支指令的地点、与分支指令相接洽的目标地点以及该分支的实行环境，它由协处理惩罚器15使能。分支目标缓冲器的利用旨在克制超等流水线布局中的分支耽误。

　　PXA250 CPU的MM（IMMU和DMMU）均提供了一个32项的转换旁路缓存器（ITLB和DTLB），它们的每一项均可映射存储器中的段、大页和小页。为了包管内核周期的存取指令和数据，PXA250包括了1个32KB的指令Cache和1个32KB的数据Cache。别的，为了克制数据Cache内数据流存取的频繁变革，还提供了1个2KB的微小数据Cache。指令和数据Cache都是具有32个入口和32路相联的Cache，每路均包括1个标记地点，32字节的高速缓存行列步队和1个有效位，采取循环方法举行革新存储。微小数据Cache是1个具有32个入口和2路相联的Cache，同样采取循环方法举行革新存储。

　　PXA250内核还提供了4个入口的全缓冲和挂起缓冲，用于提拔内核性能，与数据Cache和微小数据Cache协同事变。别的，1个8入口的写缓冲，每个入口可生存16字节，它从内核、数据Cache或微小数据Cache中得到数据，在体系总线选通前，寄存数据。

　　2.3 体系控制成果

　　PXA250的体系控制模块提供了及时时钟、看门狗及隔断定时器、功率办理控制器、停止控制器、复位控制器和2个片上振荡器。该体系定时器支持源自SA-11x0处理惩罚器的定时器单位，OS定时器利用3.6864MHz振荡器，包括了4个定时立室寄存器（OSMR）、1个定时状态寄存器（OSSR）和1个定时停止使能寄存器（OIER）。看门狗定时停止可以通过激活OS定时看门狗使能寄存器（OWER）来实现。

　　停止控制器处理惩罚的全部停止源，有两此停止范例：停止恳求（IRQ）和快速停止恳求（FIQ）。停止控制器可以根据掩码寄存器的值，容许CPU被停止或保持预停止。停止控制器中的每一个寄存器都是1比特映射，并且每一比特均被预先分派给差别的停止源。

　　2.4 时钟和电源办理

　　为了到达处理惩罚性能和能量斲丧之间比例的最优化，用时钟和电源办理器来控制差别模块的时钟频率并处理惩罚差别能量办理操纵模式之间的转化。时钟和电源办理器为每一个外设提供了牢固的时钟，并且为LCD控制器、存储器控制器和CPU提供了可编程的频率时钟，这些时钟均来自内部锁相环时钟源。时钟办理器还可通过封闭不消配置的时钟来淘汰功率斲丧。

　　电源办理提供了四种事变模式：Turbo模式、运行模式、空闲模式和就寝模式。Turbo模式下，CPU核运行在峰值频率，为克制内查对外部存储器的等待时间，在该模式下，很少对外部存储器举行存取；运行模式下，CPU核运行于正常标准频率，可以假定内核不绝地对外部存储器举行存取，运行速率的减慢对付性能与功耗的最佳均衡是有利的；在空闲模式下，停息到CPU的时钟，但是使能到外围器件的时钟；就寝模式下，整个体系将处于最低功耗状态，要唤醒就寝状态必须重新启动体系。

　　2.5 存储器和PCMCIA/Compact Flash控制模块

　　PXA250处理惩罚器的外部存储器总线接口支持同步动态存储器（SDRAM）、同步和异步分页模式段、页模式闪存、同步掩码只读存储器（SMROM）、页模式ROM、SRAM、静态段支持可变等待时间的I/O配置（VLIO）、16位的PC卡扩展存储器和Compact Flash。存储器的范例可通过存储器接口配置寄存器决定。

　　2.6 外围控制模块

　　PXA250处理惩罚器定义了16个通道的DMA控制器。它可相应内部和外部配置的恳求，完成数据从主存储器中读出与写入。DMAC用于外围配置与存储体系之间的数据传输。

　　LCD控制器提供了支持双扫描无源阵列彩显（DSTN，俗称伪彩）或有源阵列彩显（TFT，俗称真彩）屏的接口，并支持单色和多色素格局。它拥有本身独立的双通道DMA控制器，两路通道分别用于单外观和双外观表现。最大支持表现辨别率为1024×1024像素，保举最高辨别率为800×600像素。在无源单色模式下，最高支持256级灰度。对付彩色表现，不管有源还是无源模式，最高均支持65536种颜色。LCD控制器将帧缓存中的像素编码值，映射于16位宽的256个入口的调色板RAM，根据数据宽度决定彩色的数量。

　　PXA250处理惩罚器支持的串口包括：基于通用串行总线1.1版本的USB客户办事模块接口，它最高支持16个端点外挂，并提供了1个48MHz的内部时钟；3个通用异步收发口（UART），最高速率230Kbps的全成果UART（完备的握手信号），最高速率921Kbps蓝牙UART和标准UART；高速红外通讯口（FICP）半双工，速率4Mbps，实行4PPM标准；AC97控制器支持AC97 2.0修订版本的多媒体数字信号编解码器，AC97控制器对付三维PCM输入输出，Modem输入输出和单一的麦克风输入都提供了单独的16位通道；I2S控制器为数字三维声标准I2S多媒体数字信号编解码器提供了串行连接，复用AC97控制器引脚；I2C总线接口提供了2个引脚的通用串行通讯端口，2个引脚分别用于数据地点和时钟；别的，提供了2个支持MMC或SPI协议，高达20Mbps串行数据传输的MMC卡接口和一个SSP接口。SSP逻辑接口支持National Microwire协议、Texas Instruments协议、同步串行协议（SSP）和Motorola SPI协议，全部这些协议都用于A/D转换、音频和电信多媒体数字信号编解码器和别的餍足串行数据传输协议的配置。