基于S3C4510B型微处理惩罚器的最小体系计划

　　先容S3C4510B型ARM微处理惩罚器和基于该处理惩罚器计划的最小体系，概述该体系外围应用电路的选型，以便利用者自行计划开辟。
　
　　ARM（Advanced RISC Machines），既可以以为它是一个公司的名字，也可以以为它是一类微处理惩罚器的统称，还可以以为它是一种技能名称，风俗上称之为"高级精简指令集谋略机呆板公司"。如今，种种百般ARM微处理惩罚器的配置应用数量已经远远高出了通用谋略机。在产业和办事范畴中，利用ARM微处理惩罚器的数字机床、智能东西、产业呆板人、办事呆板人正在渐渐变化着传统的产业生产和办事方法。因此，基于ARM微处理惩罚器的开辟应用正成为数据期间的应用技能潮流。本文先容S3C4510B型ARM微处理惩罚器最小体系的构建，并给出体系外围相干器件的选型。

　　2 S3C4510B

　　S3C4510B是韩国三星公司（Samsung）基于以太网应用体系的高性价比16/32位RISC微处理惩罚器，内含1个由ARM公司计划的低功耗、高性能16/32位ARM7TDMI型RISC处理惩罚器核，最适实用于对代价和功耗敏感的应用范畴。

　　S3C4510B的事变电压为3.3V，总高主频为50MHz，采取208引脚QFP封装。其外部数据总线（双向、32位）支持外部8、16位、32位的数据宽度；22位的地点总线可寻址每一个ROM/SRAM组、FLASH存储器组、DRAM组和外部I/O组4M字（16M字节）的地点范畴。该微处理惩罚器内建37个32位的寄存器（31个通用寄存器和6个状态寄存器），在某临时候寄存器可否访问由处理惩罚器确当前事景况态和操纵模式决定。单个S3C4510B具有的片表里围成果模块包括1个带总线恳求/应答引脚的外部总线控制器；1个32位体系总线仲裁器；1个可配置为内部SRAM的一体化指令/数据Cache（8KB）；1个仅支持主控模式的ⅡC接口；1个Ethernet控制器；2个带缓冲形貌符的HDLC（高层数据链路控制）通道；1个DMA控制器；2个可事变于DMA方法或停止方法的UART模块；2个可编程32位定时器；18个可编程I/O口；1个含有21此停止源的停止控制器和1个PLL电路。

　　3 硬件计划

　　3.1 最小体系计划

　　最小体系是由包管微处理惩罚器可靠事变所必须的根本电路构成的。S3C4510B的最小体系由S3C4510B、电源电路、晶体振荡器电路、复位电路和JTAG接口电路构成。它们的连接干系如图1所示。

　　3.1.1 电源电路

　　在体系中，S3C4510B及部分外围器件需3.3V电源，别的，部分器件必要5V电源，为简化体系电源电路的计划，请求整个体系的输入电压为5V直流稳压电源。为了得到可靠的3.3V电压，此处选用Linear Technology公司生产的LT1085CT－3.3型DC－DC更改器，它的输入电压为5V，输出电压为3.3V，输出电流可达3A。电源电路如图2所示。

　　3.1.2 晶体振荡器电路

　　该电路用于向S3C4510B和其他电路提供事变时钟。鉴于有源晶体振荡器在事变可靠性和精度上都要优于无源晶体振荡器，故在体系中利用了有源晶体振荡器。根据S3C4510B的最高事变频率及PLL电路的事变方法，选择10MHz的有源晶体振荡器，其频率颠末S3C4510B内部PLL电路倍频后，最高可达50MHz。内部PLL电路兼有频率放大和信号提纯的成果，因此，体系可以以较低的外部时钟信号得到较高的事变频率。晶体振荡器电路如图3所示。

　　3.1.3 复位电路

　　该电路重要完成体系的上电复位和体系运行时用户的按键复位成果，有助于用户调试步伐。此处选用IMP公司生产的IMP708TCSA型复位电路，它的事变电压为3.3V，具有1个手动复位输入引脚和2个复位输出引脚（高电平有效引脚和低电平有效引脚各1个），可以餍足差别复位信号的请求。复位电路如图4所示。

　　3.1.4 JTAG接口电路

　　JTAG（Joint Test Action Group－连合测试举措小组）是一种国际标准测试协议，重要用于芯片内部测试及对体系举行仿真、调试，JTAG技能是一种嵌入式测试技能。通过JTAG接口可对芯片内部的全部部件举行访问，是开辟调试嵌入式体系的一种简便高效的本领。它有2种连接标准，即14针接口和20针接口。此处选择14针接口的标准。JTAG接口电路如图5所示。

　　在计划完以上4部分电路后，S3C4510B就具有寂静和可靠事变的根本条件。

　　3.2 外围引出接口计划

　　最小体系的计划是为更好地研究开辟微处理惩罚器办事的，因此，还应将微处理惩罚器的一些须要引脚用接口插座引出，方便实行开辟利用。下面将以模块为单位先容典范的必要引出的引脚，并给出相应电路的选型。

　　3.2.1 FLASH存储器模块

　　所需引脚为ADDR[21：0]、XDATA[31：0]、nRCS0、nOE、nWBE0、nRESFT。保举电路为INTEL公司生产的TE28F320B，其存储容量为32M位（4M字节），事变电压为2.7V－3.6V，采取48脚TSOP封装或48脚FBGA封装，16位数据宽度。

　　3.2.2 SDRAM模块

　　所需引脚为ADDR[21：0]、XDATA[31：0]、nSDCS0、nDWE、nSDRAS、nSDCAS、nWBE0、nWBE1、SDCLK、CKE。保举电路为Winbond公司的W986416DH，其存储容量为4组×16M位（8M字节），事变电压为3.3V，常见封装为54脚TSOP，兼容LVTTL接口，支持主动革新和自革新，16位数据宽度。

　　3.2.3 以太网接口模块

　　所需引脚为TX_ERR、TXD[3：0]、TX_EN、TX_CLK、RX_ERR、RXD[3：0]、RX_CLK、RX_DV、RX_ERR、nRESET、CRS、COL。保举接口电路为Davicom公司生产的DM9161，它是单口高速以太网物理层接口电路，可提供MII接口和传统7线制网络接口，事变电压为3.3V。

　　3.2.4 I2C接口模块

　　所需引脚为SCL、SDA。此处外扩1个Atmel公司生产的AT24C01作为I2C接口模块的存储器，其事变电压为5V，可提供128字节的EEPROM存储空间，用于存放少量在体系失电时必要生存的数据。

　　3.2.5 及时时钟模块

　　所需引脚为E_ADDR3、SCL、SDA。Philips公司生产的PCF8583是一种低功耗CMOS及时时钟/日历接口电路，事变电压为3.3V，内置256字节的SRAM，通过I2C接口与外部举行数据通讯，每次读、写操纵完成后，内置的地点寄存器会主动增长。

　　3.2.6 ADC模块

　　所需引脚为E_ADDR0、E_ADDR1、E_ADDR2、E_nWBE0、E_nOE、nADC_CS，ADC_CLK。National公司生产的ADC0809是一种8位8通道逐次逼近式A/D转换器，事变电压为5V，具有高速、高精度、温度依赖性小和功耗低等特点。

　　3.2.7 DAC模块

　　所需引脚为E_D[7：0]、nDAC_CS。National公司生产的DAC0832是8位CMOS D/A转换器，事变电压为5V，由8位输入寄存器、8位DAC寄存器、8位D/A转换器和转换控制电路构成，2级寄存器使它可以或许实现多路D/A的同步转换输出。

　　3.2.8 通用I/O接口模块

　　引脚P0－P3可外接跳线选择高、低电平用作状态输入或其他输入成果；引脚P4－P7可外接LED，用作步伐运行状态的表现或其他输出表现。

　　以上仅列出了8种模块所用到的引脚和电路，别的另有串行接口模块、总线驱动模块、译码模块、LED/LCD表现模块、键盘模块等，不再逐一罗列。以上提到的E_xxx引脚均为颠末总线驱动与电平转换电路后的引脚，此类电路有TI公司的N74ALVC16245（双8通道）、SN74LVC4245（通道）等。

　　4 硬件调试

　　体系上电后，电源电路的输出电压为DC3.3V；有源晶体振荡器的输出频率为10MHz；复位电路的输出端（以低电平有效引脚为例）在按钮未按下时输出为高电平，按下按钮后为低电平，按钮松开后输出端规复为高电平。

　　通过JTAG接口调试S3C4510B，上电前应查抄S3C4510B的引脚nEWAIT是否已上拉，引脚ExtMREQ是否已下拉，对这2个引脚的处理惩罚干系到S3C4510B可否正常事变，必须非常细致。上电后，要是在使能片内PLL电路的环境下，引脚MCLKO/SDCLK可输出50MHz的波形，就阐明S3C4510B已正常事变。此时，就可利用集成开辟东西ADS或SDT通过JTAG接口对电路内的部件访问和控制，如通过对电路内部控制通用I/O口的特别成果寄存器的操纵来点亮连接在P4－P7口上的LED，要是LED可以或许根据寄存器的设置正常开关，那就阐明所计划的最小体系是可靠的。

　　5 结束语

　　ARM微处理惩罚器将以其极好的性能和极低的功耗与高真个MIPS和PowerPC嵌入衰落处理惩罚器抗衡。可以预见，在将来一段时间内，ARM微处理惩罚器仍将主宰32位嵌入衰落处理惩罚器市场。学习和掌握ARB微处理惩罚器技能黑白常须要的，而计划ARM微处理惩罚器是最小体系是一种学习该技能的极佳要领。