ARMv7的Cortex系列微处理惩罚器技能特点

　　随着嵌入式技能应用范畴的不绝扩展，对嵌入式体系的请求越来越高，而作为嵌入式体系内核的微处理惩罚器也面对日益严竣的挑衅。ARM公司从创建以来，不停以知识产权(IP，Intelligence Property)提供者的身份出售知识产权，在32位RISC CPU开辟范畴中不绝获取突破，其计划的微处理惩罚器布局已经从v3生长到如今的v7。

　　引 言

　　Cortex系列处理惩罚器是基于ARMv7架构的，分为Cortex-M、Cortex-R和Cortex-A三类。ARM系列微处理惩罚器的内核及体系布局如表1所列。

　　1 ARM Cortex处理惩罚器技能特点

　　ARMv7架构是在ARMv6架构的底子上诞生的。该架构采取了Thumb-2技能，它是在ARM的Thumb代码压缩技能的底子上生长起来的，并且保持了对现存ARM办理方案的完备的代码兼容性。Thumb-2技能比纯32位代码少利用31％的内存，减小了体系开销。

　　同时可以或许提供比已有的基于Thumb技能的办理方案超过跨过38％的性能。ARMv7架构还采取了NEON技能，将DSP和媒体处理惩罚本领进步了近4倍，并支持改进的浮点运算，餍足下一代3D图形、游戏物理应用以及传统嵌入式控制应用的需求。别的，ARMv7还支持改进的运行环境，以迎合不绝增长的JIT(Just In Time)和DAC(DynamicAdaptive Compilation)技能的利用。

　　在与早期的ARM处理惩罚器软件兼容性方面，ARMv7架构在计划时充分思量到了。ARM Cortex-M系列支持Thumb-2指令集(Thumb指令集的扩展集)，可以实行全部已存的为早期处理惩罚器编写的代码。通过一个前向的转换方法，为ARM Cortex-M系列处理惩罚器所写的用户代码可以与ARM Cortex-R系列微处理惩罚器完全兼容。

　　ARMCortex-M系列体系代码(如及时操纵体系)可以很容易地移植到基于ARM Cortex-R系列的体系上。ARMCortex-A和Cortex-R系列处理惩罚器还支持ARM 32位指令集，向后完全兼容早期的ARM处理惩罚器，包括从1995年颁布的ARM7TDMI处理惩罚器到2002年颁布的ARMll处理惩罚器系列。图1为v5～v7架构的处理惩罚器技能比较。由于应用范畴的差别，基于v7架构的Cortex处理惩罚器系列所采取的技能也不雷同。

　　在定名方法上，基于ARMv7架构的ARM处理惩罚器已经不再延用已往的数字定名方法，而是冠以Cortex的代号。基于v7A的称为"Cortex-A系列"，基于v7R的称为"Cortex-R系列"，基于v7M的称为"Cortex-M3"。

　　2 ARM Cortex-M3处理惩罚器技能特点

　　ARM Cortex-M3处理惩罚器是为存储器和处理惩罚器的尺寸对产品本钱影响极大的种种应用专门开辟计划的，其布局如图2所示。它整合了多种技能，淘汰利用内存，并在极小的RISC内核上提供低功耗和高性能，可实现由以往的代码向32位微控制器的快速移植。ARM Cortex-M3处理惩罚器是利用最少门数的ARM CPU，相对付已往的计划大大减小了芯单方面积，可减小装置的体积或采取更低本钱的工艺举行生产，仅33 000门的内核性能可达1.2DMIPS／MHz。别的，根本体系外设还具备高度集成化特点，集成了很多紧耦合体系外设，公道利用了芯片空间，使体系餍足下一代产品的控制需求。

　　ARM Cortex-M3处理惩罚器连合了实行Thumb-2指令的32位哈佛微体系结会商体系外设，包括Nested Vec-tored Interrupt Controller和Arbiter总线。该技能方案在测试和实例应用中表现出较高的性能：在台机电180 nm工艺下，芯片性能达1.2 DMIPS／MHz，时钟频率高达100 MHz。Cortex-M3处理惩罚器还实现了Tail-Chaining停止技能。该技能是一项完全基于硬件的停止处理惩罚技能，最多可淘汰12个时钟周期数，在实际应用中可淘汰70％停止；推出了新的单线调试技能，克制利用多引脚举行JTAG调试，并全面支持RealView编译器和RealView调试产品。RealView东西向计划者提供模仿、创建假造模型、编译软件、调试、验证和测试基于ARMv7架构的体系等成果。

　　为微控制器应用而开辟的Cortex-M3拥有以下性能：

　　实现单周期Flash应用最优化；

　　正确快速地停止处理惩罚，永不高出12周期，仅6周期tail-chaining(末端连锁)；

　　有低功耗时钟门控(Clock Cating)的3种就寝模式；

　　单周期乘法和乘法累加指令；

　　ARM Thumb-2殽杂的16／32位同有指令集，无模式转换；

　　包括数据观察点和Flash补丁在内的高级调试成果；

　　原子位操纵，在一个单一指令中读取／修改／编写；

　　1.25 DMIPS／MHz(与O.9DMIPS／MHz的ARM7和1.1 DMIPS／MHz的ARM9相比)。

　　3 ARM Cortex-R处理惩罚器技能特点

　　ARM Cortex-R系列处理惩罚器如今包括ARM Cortex-R4和ARM Cortex-R4F两个型号，重要实用于及时体系的嵌入式处理惩罚器。

　　3.1 ARM Cortex-R4处理惩罚器技能特点

　　Cortex-R4处理惩罚器布局如图3所示。该处理惩罚器支持手机、硬盘、打印机及汽车电子计划，能帮忙新一代嵌入式产品快速实行种种巨大的控制算法与实局势情的运算；可通过内存掩护单位(MPU，Memory Protection Unit)、高速缓存以及精密耦合内存(TCM，Tightly Coupled Memory)让处理惩罚器针对种种差别的嵌入式应用举行最佳化调解，且不影响根本的ARM指令集兼容性。这种计划可以或许在延用原有步伐代码的环境下，低落体系的本钱与巨大度，同时其精密耦合内存成果也能提供更小的规格及更高服从的整合，并带来快速的相合时间。

　　Cortex-R4处理惩罚器采取ARMv7体系布局，让它能与现有的步伐维持完全的回溯兼容性，能支持现今创建在环球各地数十亿的体系；并已针对Thumb-2指令举行最佳化计划。此项特性带来很多的长处，此中包括：更低的时钟速率所带来的省电效益；更高的性能将种种多成果特色带人移动德律风与汽车产品的计划；更巨大的算法支持更高性能的数码视频与内建硬盘的体系。运用Thumb-2指令集，加上RealView开辟套件，使芯片内部存储器的容量最多得以低落30％，大幅低落体系本钱，其速率比在ARM946E-S处理惩罚器所利用的Thumb指令集超过跨过40％。由于存储器在芯片中的占用空间愈来愈多，因此这项计划将大幅节流芯片容量，让芯片制造商运用这款处理惩罚器开辟种种SoC(System on a Chip)器件。

　　相比于前几代的处理惩罚器，Cortex-R4处理惩罚器高服从的计划方案，使其能以更低的时钟到达更高的性能；颠末最佳化计划的Artisan Metro内存，则进一步低落嵌入式体系的体积与本钱。处理惩罚器搭载一个先辈的微架构，具备双指令发送成果，采取90 nm工艺并搭配Artisan Advantage步伐库的组件，底面积不到1 mm2，耗电量低于0.27mW／MHz，并能提供高出600 DMIPS的性能。

　　Cortex-R4处理惩罚器在种种寂静应用上参加容错成果和内存掩护机制，支持最新版OSEK及时操纵体系；支持RealView Develop系列软件开辟东西、RealView Create系列ESL东西与模块，以及Core Sight除错与追踪技能，帮忙计划者敏捷开辟种种嵌入式体系。

　　3.2 ARM Cortex-R4F处理惩罚器技能特点

　　Cortex-R4F处理惩罚器布局如图4所示。该处理惩罚器拥有针对汽车市场而开辟的各项先辈成果，包括主动除错成果、可相互保持的错误侦测机制，以及可选择优化的浮点运算单位(FPU，Floating-Point Unit)。ECC技能能监控内存存取作业，侦测并校正种种错误。当产生内存错误时，ECC逻辑除转达错误并克制体系运作外，还会加以校正。

　　它还拥有Cortex-R4系列的各项先辈成果，可以或许透过高效能内存掩护单位、高速缓存，以及精密耦合内存，使处理惩罚器能针对种种差别的应用举行最佳化调解；同时将传统处理惩罚器中的错误侦测成果扩展至整个SoC中，体系会不绝地扫描先前侦错的数据，以提拔体系的可靠度。基于对寂静性能的器重，Cortex-R4F处理惩罚器分外搭载了高辨别率内存掩护机制，能精密控制独立的软件作业。

　　Cortex-R4F处理惩罚器中实行浮点运算的FPU，提供压倒牢固小数点操纵数的动态范畴及精准度。该FPU与ARM其他处理惩罚器内核之间的FPU均维持回溯兼容性，并针对种种汽车应用常见的单精度处理惩罚作业举行优化。利用单倍精度格局，而非双倍精度的数值数据，不但能将数据处理惩罚速率提拔至2倍，更能维持须要的精度以进步SoC计划的服从。

　　Cortex-R4F处理惩罚器采取一套具备双指令发送成果的先辈微架构，透过ARM Artisan Advantage步伐库中针对90 nm工艺的优化，到达高出800 DMIPS的性能水准。Level 1内存疏松的时序计划，使组件能利用高密度、低功耗的RAM，使在总本钱中占据高比重的内存，能像处理惩罚器逻辑一样拥有节流空间的上风。在90 nm工艺下，占用空间不到1 mm2，且耗电量不到0.27 mW／MHz，有效地帮忙体系开辟者低落本钱与功耗。

　　该处理惩罚器采取ARMv7ISA架构，能与已被环球数十亿台体系所采取的ARM步伐代码维持回溯兼容性，并针对Thumb-2指令集举行最优化计划。运用Thumb-2指令，搭配ARM RealView开辟套件，使芯片内部存储器的容量最大能缩减30％，大幅低落体系本钱。别的，相较于内建在ARM946E-S处理惩罚器的旧版Thumb指令集，新技能可以或许进步40％的事变效能。

　　4 ARM Cortex-A8处理惩罚器技能特点

　　ARM Cortex-A8处理惩罚器是一款实用于巨大操纵体系及用户应用的应用处理惩罚器，其布局如图5所示。支持智能能源办理(IEM，Intelligent Energy Manger)技能的ARM Artisan库以及先辈的走漏控制技能，使得Cortex-A8处理惩罚器实现了特殊的速率和功耗服从。在65 nm上艺下，ARM cortex-A8处理惩罚器的功耗不到300 mW，可以或许提供高性能和低功耗。它第一次为低用度、高容量的产品带来了台式机级别的性能。

　　ortex-A8处理惩罚器是第一款基于下一代ARMv7架构的应用处理惩罚器，利用了可以或许带来更高性能、更低功耗和更高代码密度的Thumb-2技能。它初次采取了强大的NEON信号处理惩罚扩展集，为H.264和MP3等媒体编解码提供加快。

　　Cortex-A8的办理方案还包括Jazelle-RCTJava加快技能，对及时(JIT)和动态调解编译(DAC)提供最优化，同时淘汰内存占用空间高达3倍。该处理惩罚器配置了先辈的超标量体系布局流水线，可以或许同时实行多条指令，并且提供高出2.0 DMIPS／MHz的性能。处理惩罚器集成了一个可调尺寸的二级高速缓冲存储器，可以或许同高速的16 KB大概32 KB一级高速缓冲存储器一发难情，从而到达最快的读取速率和最大的吞吐量。新处理惩罚器还配置了用于寂静买卖业务和数字版权办理的Trust Zone技能，以及实现低功耗办理的IEM成果。

　　Cortex-A8处理惩罚器利用了先辈的分支预测技能，并且具有专用的NEON整型和浮点型流水线举行媒体和信号处理惩罚。在利用小于4 mm2的硅片及低功耗的65 nm工艺的环境下，Cortex-A8处理惩罚器的运行频率将高于600MHz(不包括NEON追踪技能和二级高速缓冲存储器)。在高性能的90 nm和65 nm工艺下，Cortex-A8处理惩罚器运行频率最高可达1 GHz，可以或许餍足高性能斲丧产品计划的必要。

　　结 语

　　这些新的ARM Cortex处理惩罚器系列都是基于ARMv7架构的产品，从尺寸和性能方而来看，既有少于33 000个门电路的ARM Cortex-M系列，也有高性能的ARMCortex-A系列。

　　此中，ARM Cortex-A系列是针对日益增长的，运行包括Linux、Windows，CE和Symbian操纵体系在内的斲丧者娱乐和无线产品计划的；ARM Cortex-R系列针对的是必要运行及时操纵体系来举行控制应用的体系，包括汽车电子、网络和视频体系；ARM Cortex-M系列则是为那些对丌发用度非常敏感同时对性能请求小断增长的嵌入式应用(如微控制器、汽车车身控制体系和种种大型家电)所计划的。随着在种种差别范畴应用需求的增长，微处理惩罚器市场也在趋于多样化。为了适应市场的生长变革，基于ARMv7架构的ARM处理惩罚器系列将不绝拓展本身的应用范畴。