ARM体系布局的生长
发布日期：2011-05-14
处理惩罚器的体系布局定义了指令集（ISA）和基于这一体系布局下处理惩罚器的步伐员模型。只管每个处理惩罚器性能差别，所面向的应用差别，每个处理惩罚器的实现都要依照这一体系布局。
ARM体系布局为嵌入体系生长商提供很高的体系性能，同时保持优秀的功耗和面积服从。
ARM体系布局为餍足
ARM相助者以及计划范畴的一样平常需求正稳步生长。每一次
ARM体系布局的庞大修改，都市添加极为关键的技能。在体系布局作庞大修改的时期，会添加新的性能作为体系布局的变体。下面的名字表明了体系布局上的提拔，背面附加的关键字表明了体系布局的变体。
V3布局 32位地点。
T Thumb状态：16位指令。
M 长乘法支持（32*32=>64大概32*32+64=>64）。这一性子已经变成V4布局的标准配置。
V4布局 参加了半字存储操纵。
D 对调试的支持（Debug）
I 嵌入的ICE（In Circuit Emulation）
V5布局 提拔了
ARM和Thumb指令的交互事变本领。
属于V5T（支持Thumb指令）体系布局的处理惩罚器（核）有
ARM10TDMI，
ARM1020T （
ARM10TDMI核处理惩罚器）。属于V5TE（支持Thumb，
DSP指令）体系布局的处理惩罚器（核）有
ARM9E，
ARM9E-S （
ARM9E可综合版本），
ARM946（
ARM9E核的处理惩罚器），
ARM966（
ARM9E核的处理惩罚器），
ARM10E，
ARM1020E（
ARM10E核处理惩罚器），
ARM1022E（
ARM10E核的处理惩罚器）， Xscale （Intel公司产品）。属于V5TEJ（支持Thumb，
DSP指令，Java指令）体系布局的处理惩罚器（核）有
ARM9EJ，
ARM9EJ-S（
ARM9EJ可综合版本），
ARM926EJ（
ARM9EJ核的处理惩罚器），
ARM10EJ。
V6布局 增长了媒体指令
属于V6体系布局的处理惩罚器核有
ARM11。
ARM体系布局中有四种特别指令集：Thumb指令（T），
DSP指令（E），Java指令（J），Media指令，V6体系布局包括全部四种特别指令集。为餍足向后兼容，
ARMv6也包括了
ARMv5的存储器办理和例外处理惩罚。这将使浩繁的第三方生长商可以或许利用现有的结果，支持软件和计划的复用。新的体系布局并不是想代替现存的体系布局，使它们变得多余。新的CPU核和衍生产品将创建在这些布局之上，同时不绝与制造工艺保持同步。比方基于V4T体系布局的
ARM7TDMI核还在遍及被新产品所利用。
新体系布局的生长动力
下一代体系布局的生长是由不绝涌现的新产品和变革的市场来推动的。关键的计划束缚是显而易见的，成果，性能，速率，功耗，面积和本钱必须与每一种应用的需求相均衡。包管领先的性能/功耗（MIPS/Watt）在已往是
ARM告成的基石，在将来的应用中它也是一个紧张衡量标准。随着谋略和通讯连续包围很多斲丧范畴，成果也变得愈来愈巨大，斲丧者盼望有高级的用户界面，多媒体以及加强的产品性能。
ARMv6将更有效的对这些新性子和技能举行有效的支持。驱动RMv6体系布局生长的市场重要有无线，网络，主动化和斲丧娱乐市场。
ARM在已往与体系布局的受权者和重要相助者像Intel,Microsoft,Symbian和TI共同定义了
ARMv6体系布局的需求。
生长
ARMv6体系布局的进程中，精力重要会合在五个方面：
存储器办理
存储器办理方法紧张影响体系计划和性能。存储器布局的提拔将大大进步处理惩罚器的团体性能-尤其是对付面向平台的应用。
ARMv6体系布局可以进步取指（数据）效能。处理惩罚器将耗费更少的时间在等待指令温和存未掷中数据重装载上面。存储器办理的提拔将使体系性能提拔30%。并且，存储器办理的提拔也会进步总线的利用服从。更少的总线活动意味着功耗方面的节流。
多处理惩罚器
应用包围驱动体系实现向多处理惩罚器方向生长。无线平台，尤其是2。5G和3G，都是典范的必要整合多个
ARM处理惩罚器或
ARM与
DSP的应用。多处理惩罚东西通过共享内存来有效的共享数据。新的
ARMv6在数据共享和同步方面的本领将使它更容易实现多处理惩罚器，以及进步它们的性能。新的指令使能巨大的同步战略，更大的提拔了体系效能。
多媒体支持
单指令流多数据流（SIMD）本领使得软件更有效地完成高性能的媒体应用像声音和图像编码器。
ARMv6指令聚会合参加了高出60个SIMD指令。参加SIMD指令将使性能进步2倍到4倍。SIMD本领使生长商可以完成高真个像图象编码 ，语音辨认，3D图象，尤其是与下一代无线应用相干的。
数据处理惩罚
数据的大小端题目是指数据以何种方法在存储器中被存储和引用。随着更多的SOC集成，单芯片不但包括小真个OS环境和界面（像USB，PCI），也包括大真个数据（TCP/IP包，MPEG流）。
ARMv6体系布局，支持殽杂。结果，数据处理惩罚题目在
ARMv6体系布局中更为有效。未对齐数据是指数据未与天然边界对齐。比方，在
DSP应用中偶然必要将字数据半字对齐。处理惩罚器更有效处理惩罚这种情况必要可以或许装载字到任意半字边界。当前版本的体系布局必要大量指令处理惩罚未对齐数据。
ARMv6兼容布局处理惩罚未对齐数据更有效。对付紧张依赖未对齐数据的
DSP算法，
ARMv6体系布局将有性能的进步以及代码数量的缩减。未对齐数据支持将使
ARM处理惩罚器在仿真别的处理惩罚器像Motorola的68000 系列方面更有效。与
ARMv5的实现像
ARM10和Xscale，
ARMv6是基于32位处理惩罚器。
ARMv6 可以实现64位或64位以上的总线宽度。这使得总线便是乃至高出64位处理惩罚器，但功耗和面积却比64位CPU要低。
例外（EXCEPTION）与停止
对付及时体系来说，对付停止的服从是请求严格的。像硬盘控制器，引擎办理应用，这些应用中要是停止没有及时得到相应，那结果将是紧张的。更有效的处理惩罚停止与例外也能进步体系团体表现。在低落体系时尤为紧张。在
ARMv6体系布局中，新的指令被参加了指令聚集来提拔停止与例外的实现。这些将有效提拔特权模式下例外处理惩罚。
ARM11是
ARMv6体系布局的第一个实现，
ARM11微布局的计划目标是为了高性能，而实现这一目标流水线是关键。
ARM11微布局的流水线与过去的
ARM核差别，它包括8级流水，使意会率比过去的核进步40%。
单指令发射
ARM11微布局的流水线是标量的（SCALAR），即每次只发射一条指令（单发射）。有些流水线布局可以同时发射多条指令，比方，可以同时向ALU和MAC流水线发射指令。理论上，多发射微布局会有更高的效能，但实践上，多发射微布局无疑会增长前段指令译码级的巨大程度，由于必要更多的逻辑来处理惩罚指令相干（DEPENDENCY），这将使处理惩罚器的面积和功耗变得更大。
分支预测
分支指令通常是条件指令，它们在跳到新指令前必要举行一些条件的测试。由于条件指令译码必要的条件码要三四个周期后才大概有结果，分支有大概引起流水线的耽误。但分支预测将会有助于克制这种耽误。
ARM11微布局利用两种技能来预测分支。起首，动态的预测器利用汗青记录来果断分支是最频繁产生，还是最不频繁产生。
动态预测器是一个64个分录，4状态（StronglyTaken,WeaklyTaken,Strongly notTaken,Weakly notTaken）的分支目标地点缓存（BTAC）。表格大小充足保持近来的分支环境，分支预测就基于过去的结果。其次，要是动态的分支预测器没有发明记录，就利用静态的分支算法。很大略，静态预测查抄分支是向前跳转还是向后跳转。倘若是向后跳转，就假定它是一个循环，预测该分支产生，倘若是向前跳转，就预测该分支不产生。通过利用动态和静态的分支预测，
ARM11微布局中分支指令中的85%被精确预测。
存储器访问
ARM11微布局存储器体系的进步之一便黑白壅闭（NON-BLOCKING）和缺失掷中 （HIT-UNDER-MISS）操纵。当指令取的数据不在缓存中时，一样平常处理惩罚器的流水线会克制下来，但
ARM11则举行非壅闭操纵，缓存开始读取缺失的数据，而流水线可以连续实行下一指令（NON-BLOCKING），并且容许该指令读取缓存中的数据（HIT-UNDER-MISS ）。
并行流水线
只管流水线是单发射的，在流水线的后端还是利用了三个并行部件布局，ALU，MAC （乘加），LS（存取）。LS流水线是专门用于处理惩罚存取操纵指令。把数据的存取操纵与数据算术操纵的藕合性退出开来可以更有效的处理惩罚实行指令。在流水线中包括LS部件的
ARM11微布局中，ALU大概MAC指令不会由于LS指令的等待而克制下来。这也使得编译东西有更大的自由度通过重新摆设代码来进步性能。为使并行流水线得到更大的效能，
ARM11微布局利用了乱序完成（OUT-OF-ORDER COMPLETION）。
64位数据路径
对付如今的很多应用来说，由于本钱与功耗的题目，真64位处理惩罚器并不非常须要。
ARM11 微布局在局部公道利用64位布局，通过32位的成原来实现64位的性能。
ARM11微布局在处理惩罚器整数部件与缓存之间，整数部件与协处理惩罚器之间利用了64位数据总线。64位的路径可以在一个周期内从缓存中读取两条指令，容许每周期发送两个
ARM寄存器的数据。这使得很多数据移动操纵与数据加工操纵变得更为高性能。
浮点处理惩罚
ARM11微布局支持浮点处理惩罚。
ARM11微布局产品线将浮点处理惩罚单位作为一个选项。这可以方便生长商根据需求需用符合的产品。
QQ登录
支付宝登录
