您好,  [请登录] [QQ登录]  [支付宝登录[免费注册]

商品分类

分享到: 百度搜藏 搜狐微博 新浪微博 腾讯微博 QQ收藏 人人网 Facebook Twitter

基于双CPU的实韶光电图像辨认体系

发布日期:2011-05-18

        提出并计划一种新型的基于双CPU技能的光电图像辨认体系,该体系重要由目标图像征求与处理惩罚模块、光电相接洽干系合更改模块以及主动辨认模块构成。采取TMS320C6416与FPGA完成目标图像的征求与处理惩罚.采取ARM9处理惩罚器S3C2440完成对相干功率谱的征求与目标图像辨认。与传统光电图像辨认体系相比,该体系及时性和精度更高,并可实现智能化和网络化。

       光电殽杂模式辨认以其高速并行处理惩罚和无串扰的好处成为实现模式辨认实用化和及时化的紧张途径,其在目标辨认、指纹辨认、光纤检测、产业零件辨认、汽车牌照辨认等范畴得到了遍及的研究和应用[1.2],并获取了很好的辨认结果。

       但在实际应用中,待辨认的目标图像必要颠末图像预处理惩罚和畸变处理惩罚等操纵。针对图像的及时处理惩罚请求,本文将连合更改相干辨认体系与数字信号处理惩罚中的双CPU技能相连合,采取“FPGA+DSP+ARM”架构,研究与计划一种新型的光电殽杂图像辨认体系。利用TMS320C6416与FPGA完成目标图像的征求与处理惩罚,利用ARM9处理惩罚器S3C2440完成对相干功率谱的征求与目标图像辨认,从而实现畸变稳固模式辨认的快速和正确性。并实现了该体系的智能化和网络化。

        该光电殽杂图像辨认体系每秒能处理惩罚25帧图像,可实现真正的动态图像辨认,因而对图像辨认有很好的实用性。

       1 光电殽杂图像辨认体系
   

        光电殽杂图像辨认体系是基于光电殽杂连合更改相干器的一种体系,本文提出并计划的光电殽杂图像辨认体系的布局框图如图1所示。

        ARM9处理惩罚器S3C2440DSP间为主/从方法,DSPFPGA问也为主/从方法。由DSPFPGA构成的目标图像征求与处理惩罚模块,将待辨认的目标通过摄像头1传输到DSP中,DSP完成对目标图像的预处理惩罚和畸变处理惩罚等处理惩罚进程。

       然后,DSP将处理惩罚后的目标图像和参考图像构成的连合输入图像及时输出到液晶电视上,连合图像颠末激光光束的照射后,经傅里叶更改透镜3后,形成连合图像傅里叶频谱。该频谱经低通滤波后,得到所需的中间频谱[3],并通过摄像头2吸取进入ARM9处理惩罚器S3C2440,来完成图像频谱的振幅调制及傅里叶逆更改的处理惩罚,得到所需相互关结果。由于真目标相互关信号较强,假目标的相互关信号很弱,可以通过设置阈值来果断真假目标图像,即当相干结果大于阈值时,识为真目标,小于阈值时,识为假目标。当判为假目标时,通过通讯接口控制DSP连续举行图像征求与处理惩罚,实现下一个目标的图像辨认,直至鉴别出真目标。

       2 体系计划
   

       该光电图像辨认体系重要由目标图像征求与处理惩罚模块、光电相接洽干系合更改模块以及主动辨认模块构成,采取TMS320c6416DSPFPGA来完成目标图像的征求与处理惩罚,采取ARM9处理惩罚器S3C2440来完成对相干功率谱的征求与目标图像辨认。

       2.1 TMS320C6416
   

       C64x是TI公司推出C6000系列DSP中的最新成员,采取了VelociTI1.2布局,其重要在内部CPU成果单位、通用寄存器组及其数据通路等方面举行了较大的改造。C64x具有8个相互独立的成果单位,此中包括6个支持单周期内单32位、双16位或4个8位数据操纵的算术逻辑单位,以及2个支持单周期双16×16位或4个8×8位数据操纵的乘法器;内部CPU的通用寄存器组含有32个32位寄存器,支持8位和64位定点数据,并且寄存器A0也可用作条件寄存器;通用寄存器组内部有两条交错通路,且都可以通过交错通路访问另一侧的寄存器组;C64x还可以或许利用非分列的存取指令访问恣意字节边界的字或双字。

      与C62x相比,C64x均匀每条指令在每个时钟周期内的运算本领增长了7.6倍。由于C64x支持双16位和8位数据以及时钟频率的进步,使得其图像处理惩罚本领比C62x进步了15倍左右。C64x为步伐和地点两级片内存储器布局。一级存储器由步伐(L1P)和数据(L1D)缓存构成。此中L1P为512组32B的16KB直接映像式缓存,L1D为128组64B的16KB两路组相联式缓存。C64x具有与C621x、C67lx差别的存储体布局,其存储体位于32位边界,因此对付雷同存储体访问时,地点总线的3LSBs雷同。别的,C64x具有丰富的外设资源,此中包括:64通道的加强型存储器直接存取(EDMA)控制器;64位/16位数据总线的外部存储器接口EMIFA/EMIFB;33MHz、32位PCI接口和针对异步传输模式的UTOPLA接口;16位或32位主机端接口;3个多通道缓冲串行口等。

       内部布局的改造、并行处理惩罚本领的进步及丰富的外设资源,使得C64x在图像处理惩罚范畴具有巨大的开辟潜力。为进步体系及时性能,本文采取主频400 MHz的TMS320C6416GLZ作为目标图像处理惩罚单位来计划该辨认体系。

       2.2 目标图像征求与处理惩罚模块
   

       该模块重要由DSP处理惩罚器TMS320C6416和FPGA来实现,DSPFPGA之间采取主/从方法。此中,DSP重要完成对目标图像的处理惩罚及控制FPGA采样信号的启动。FPGA则完成对目标图像的采样控制进程,其硬件布局图如图2所示。

        由摄像头拍摄到的图像起首举行信号调理,即对图像举行嵌位、锬相、放大以及同步信号疏散。然后,由DSP启动对图像信号的采样,即控制FPGA举行图像的采样,同时通过停止查问方法(FTNT),监控FPGA发出的采样完成信号。

        采取TI公司的TLC5510芯片来举行高速A/D采样。TLC5510为5V电源、8位、20Msps的高速并行ADC,最大量程为2V。为了到达及时处理惩罚的目标,本体系只征求灰度图像,CCD图像的帧频为30Hz,帧图像辨别率为512×512像素,每个像素点8位量化。

        FPGA在行(HS)、场(VS)同步信号和时钟信号的驱动下,孕育产生A/D采样的控制信号来控制采样进程,同时,FPGA提供存储器地点及片选与读写控制信号,数字信号根据该地点并在RAM_W有效时,写入FPGA存储器RAM中,为图像预处理惩罚作好准备。

        采样完成后,FPGA孕育产生外部停止,向DSP发出停止恳求,DSP进入停止处理惩罚:FPGA提供RAM的地点信号,并在RAM_R有效时,DSP将RAM中的采样数据以EDMA方法读至同步动态存储器SDRAM中。SDRAM为4balaks×512 kb×32b,时钟主频为166 MHz,如许就包管了事变时所需的存储容量和及时性的请求。数据传输完毕,DSP启动FPGA举行下一帧图像的采样,FPGA再次进入采样控制处理惩罚进程,DSP则对目标图像数据举行预处理惩罚和畸变等处理惩罚。

       在完成对目标图像的数据处理惩罚后,DSP将处理惩罚后目标图像和存储在ROM中的参考图像构成的连合输入图像及时输出到液晶电视上的约定地区内,以便举行光信息处理惩罚。

      2.3 主动辨认模块

   

      主动辨认模块采取三星公司ARM处理惩罚器S3C2440来完成。S3C2440处理惩罚器是基于ARM920T内核的32位RISC嵌入式芯片。该ARM内核的CPU主频最高可达533MHz,此处利用499MHz,它除了集成3个串口、SD卡控制器、USB Host控制器、LCD控制器、Nand Flash控制器以及及时时钟外,还添加了产业控制总线(CAN)、Camera控制器(数码摄像机接口)、PCMCIA接口(可接无线网卡或调制解调器及其他外设)。别的,用1个96针总线插槽引出CPU的局部总线,可外接其他总线配置并与多方通讯。如今,S3C2440已被遍及应用于产业控制、多媒体处理惩罚、斲丧类电子及网络通讯等范畴。

        S3C2440处理惩罚器的接口框图如图3所示。S3C2440内置Camera控制器,并支持最大为4096×4096像素的图像输入,因此本体系春连合频谱图像的获取选用130万像素摄像头举行视频征求与传输,通过Catnera控制器完成对频谱图像的数据转换与存储,然后对频谱举行振幅调制和傅里叶反更改,得到相互关结果,从而举行鉴别与处理惩罚。

        图3中,64MB NAND Flash采取三星的。K9F1208,用于存放应用步伐;2MB的NOR Flash采取AMD的AM29LV160DB,用于存放Bootloader及Kernel;64MBSDRAM采取当代的HY57V561620;32KB FRAM(铁电存储器),淘汰对Flash的频繁操纵,扩展Flash寿命,同时防备失电时数据丢失。

       S3C2440作为主控处理惩罚器,还认真与上位机举行通讯,并可通过网卡与Internet举行互联,实现该体系的智能化与网络化。别的,还可通过USB接口举行数据的存取。

       2.4 体系软件主流程

   

        该光电殽杂图像辨认体系事变主流程如图4所示。ARMDSP在完成初始化后,通过HPI口加载DSP步伐并通过停止激活DSP运行;DSP在事变后启动FPGAFPGA控制A/D采样芯片举行及时图像征求。

       3 结论
   

       本文研究与计划了一种新型的基于双CPU技能的光电图像辨认体系。该体系由TMS320C6416与FPGA完成目标图像的征求与处理惩罚,通过光电相接洽干系合更改器得到图像的连合频谱,利用S3C2440完成对相干功率谱的征求与目标图像主动辨认。该辨认体系图像处理惩罚本领达25帧/s,因而实现了真正动态图像的图像辨认。与传统光电图像辨认体系相比,该体系及时性和精度更高,并实现了智能化和网络化,有较高的实用代价。