一种IP德律风的DSP实现

小序

传统的德律风网因此电路互换的方法传输语音信号的，它必要的根本带宽为64kbit/s。据统计，在正常通话环境下，约莫只有40％的时间为有声期，别的时间电路均为空占，网络带宽利用率不高。随着谋略机技能的不绝生长，尤其是国际互联网(Internet)的不绝美满，基于分组互换的数据通讯成为最紧张的通讯方法。而要在基于IP的分组网络上传输语音，就必须对模仿的语音信号举行特别处理惩罚，使处理惩罚后的信号可以得当在面向无连接的分组网络上传输，这便是分组语音技能。本文先容的便是一种基于TMS320VC5409的IP德律风计划。

    G..728编码标准

    语音编码技能是IP德律风的内核技能之一，编码质量的优劣直接干系到IP德律风的通话质量。

    G .728标准的语音编码算法是16kbit/s的声码器编码标准，采取低时延码本鼓励线性预测(LD-CELP)技能。线性预测器利用的是反馈型后向自适应技能，预测器系数是根据上一帧的语音量化数据举行更新的，因此算法时延较短，为0. 625ms，相称于5个采样点时间，这也是G .728的帧永劫间。由于利用反馈型自适应技能，因此预测器系数不需发送，唯一必要发送的是鼓励信号量化值，也便是码本索引值。G .728标准的语音编码算法的码本统共有1024个矢量，索引需占10个比特，因此其比特率为10/0.625=16kbit/s。

     G .728标准的语音编码的重要特点有：
    *算法时延短，仅为0. 625ms；
    *一起编码时延小于2ms；
    *传输比特率为16kbit/s；
    *MOS值为4. 173，到达了长途通讯质量。

    由于G .728标准的语音编码算法的时延短，语音传输比特率可以餍足IP德律风的应用请求，以是我们选用G . 728标准的语音编码算法作为IP德律风的编码算法。

硬件体系计划

体系的重要作用是充分利用DSP高速数据处理惩罚本领，减轻谋略机CPU的包袱；语音的录入和输出体系也单独疏散出来，如许可以更好地和DSP举行数据传输，淘汰不须要的中间关键，淘汰时延。末了，通过高速的PCI总线，将数据发送给谋略机。体系的总体框图如图1所示，各模块的详细成果见表1所示。

                                      图1 体系框图

    DSP与FLASH的通讯

    由于TMS320VC5409的I/0接口电压为3. 3V，而AM29F101B的接口电压为5V，以是在接口部分必要举行电压转换，并且AM29F101B的片选信号()和输出使能信号()必要地点译码。这些事变均由一片巨大的可编程逻辑器件(CPLD)来完成。

    由于AM29F101B的接口速率较慢，以是TMS320VC5409和AM29F101B之间的接口必须插入软件等待状态，详细要插入的软件等待状态数量可以由数据手册谋略得到大概是调机时由试验得到。TMS320VC5409与AM29F101B之间的接口电路如图2所示。

                               图2 DSP和FLASH的接口电路

     DSP与ADC、DAC之间的通讯

    本体系所选用的G.728标准的语音编码算法必要8kHz的采样速率，以是这里我们对ADC和DAC请求便是最高采样率或转换时间不低于8kHz。

    根据语音信号的特点，我们选用TI公司的TLC32044芯片，这是一片集成了ADC和DAC成果的芯片。它的最高转化速率为19.2kHz，转换位数为14位，输入电压带范畴可调，有标准同步串口，另有输入滤波器和输出重构滤波器，如许可以省去模仿滤波器的计划。TMS320VC5409与TLC32044的接口电路如图3所示。

图3 DSP与DAC、ADC的接口电路

图4 DSP与双端口RAM的接口电路

                                  图5 PC19025双端口RAM接口电路

    DSP与双端口RAM之间的通讯

    为了表现PCI总线速率快的好处，我们选用速率较快的双端口RAM CY7C133-25，最大传输速率为25ns。双端口RAM在DSP的数据空间的地点映射为8000H-87FFH。

    这里必要夸大的是双端口RAM的BUSY信号。我们并不利用这个信号，由于我们分别对双端口RAM的差别部分举行操纵，以是克制了大概产生的任意辩论，因此省去了BUSY信号，BUSY信号悬空。电路的电压转换和地点译码同样由CPLD来完成。

    PCI9052与双端口RAM之间的通讯

    DSP的任务是完针言音的编码和解码，然后再通过PCI总线与谋略机举行数据互换。这里我们利用了PCI接口芯片PCI9052。以是，题目就变成了DSP与PCI9052之间的通讯。DSP与PCI9052之间用一片双端口RAM(容量为2k×16bit)举行数据互换。

    由于PCI9052具有5个局部地点空间和4个局部配置片选信号，以是连接变得相称大略，我们只必要将双端口RAM映射到此中一个局部地点空间，然后利用此中的一个片选信号连接到双端口RAM的，末了将PCI9052的读写信号(R/W)和映射连接到双端口RAM的R/W和。如许就省去了地点译码等外围逻辑电路。

软件体系计划

IP德律风体系要实现的算法便是语音编码算法，还要完成与谋略机的数据互换。
软件部分的重要作用是用嵌入式操纵体系中的TCP/IP协议对必要发送的语音编码信号举行打包，再通过谋略机上的网卡将数据通过Internet发送到吸取方，并把吸取到的TCP/IP包恢复为原来的语音编码信号，末了通过PCI总线传输给DSP举行语音解码。

结语

实践证明，本体系计划方案的重要好处是对谋略机硬件的请求不高，处理惩罚速率快，语音的输入输出体系单独集成，信噪比(SNR)高，具有相称的实用和推广代价。

     参考文献：
    1. 舒华英，赖平漳，IP德律风技能及其应用，人民邮电出版社，1999
    2. 王炳锡，语音编码，西安电子科技大学出版社，2002
    3. 糜正琨，IP网络德律风技能，人民邮电出版社，2000
    4. 林宇，杨霞，张光昭，IP德律风体系语音终真个计划及实现，电讯技能，2000 .6