在瞬态信号丈量和图像处理惩罚等一些高速、高精度的丈量中，每每都必要举行高速数据征求。如今通用的高速数据征求卡(一样平常多是PCI卡或ISA卡)存在有安置贫苦、代价昂贵、受谋略机插槽数量／地点／停止资源的限定、可扩展性差，并且在一些电磁滋扰性强的测试现场无法专门对其举行电磁屏蔽，因而会导致征求的数据失真等缺点。

　　为此，本文给出了采取PHILIPS公司的一款LPC2142芯片(基于ARM7内核，内置了宽范畴的USB2.0 Device全速串行通讯接口)计划的数据征求卡的计划方案，从而有效办理了传统高速数据征求卡的上述缺陷。

　　1 基于ARM的数据征求卡体系布局

　　该体系重要由双通道模／数转换器AD9238、ARM微控制器LPC2142及FPGA器件EP1C3T100构成，图1所示是其布局框图。AD9238具有A、B两个通道，前真个差分放大器把模仿信号通过放大送入AD9238，由AD9238把模仿信号转换成12的数字信号同时送入FPGA中的FIFO缓存器举行缓存。然后由LabVIEW软件制作的界面便可向LPC2142发送控制指令，LPC2142读取FIFO缓存器中的数据后可通过USB端口发送给主机。而主机也可通过界面菜单选择采样频率、采样的肇始点、模仿信号调理及读取精度测频数据等。

　　2 基于ARM的数据征求卡的硬件计划

　　2.1 AD9238模数转换芯片

　　AD9238是美国模仿器件公司(ADI)推出的快速12位双通道模数转换器。AD9238有3种型号，采样率最高分别可达20 MS／s、40 MS／s和65MS／s。AD9238可提供与单通道A／D转换器同样优秀的动态性能，但是比利用2个单通道A／D转换用具有更好的抗串扰性能；AD9238采取单3 V供电(2.7～3.6 V)；Rsn=70 dBc；Rsfd=85 dBc；ENOB为11.3 b；差分输入时，具有500 MHz的3 dB带宽；并有片上参考电压和1～2 Vpp的模仿输入范畴。

　　AD9238的两个通道分别采取一个AD8138做为运放驱动芯片。I／Q两路中频模仿信号分别颠末2个AD8138后变为差分信号送给A／D转换器(第2，3，14，15管脚)。

　　高速ADC对时钟的占空比很敏感。一样平常来说必要有50％(±5％)的占空比。AD9238可给每个通道单独提供时钟(管脚CLK_A和CLK_B)，当2个通道的采样时钟同频同相时，体系会有比较好的性能，当2个通道小同步时，性能会有所降落。

　　本数据征求卡采取40 MHz的AD9238芯片，单双通道选择和转换频率采取软件控制。

　　2.2 Cyclone系列FPGA器件

　　由于高速数据征求体系的特别请求，本计划在浩繁FPGA器件中选择了ALTERA公司生产的Cyclone系列器件。Cyclone系列的高性能和高密度是基于它先辈的Stratix的工艺构架，可为高速应用提供非常高的性价比，别的，Cyclone系列器件内部RAM存储器还可以天生FIFO缓存器以便为高速采样提供缓存空间。

　　ALTERA公司的Quartus II软件是一款易于利用的综合开辟东西，它集成了Altera公司FPGA／CPLD开辟流程中所涉及的全部东西和第三方软件接口，其友爱界面为计划提供了方便条件。

　　在这里，FPGA器件重要用于完成数据缓存、等精度测频、采样频率分频及触发控制等事变。

　　2.3 FPGA在触发控制中的应用

　　由于此数据征求卡是高速缓存式的，且缓存空间有限，以是不克不及采取连续式征求方法，而是采取触发式征求方法。为了进步数据征求卡的实用本领，使体系不但可以征求周期信号，并且要能征求触发信号，还要能手动触发征求，笔者增长了触发点捕获电路。

　　该电路重要由AD8561电压比较器、FPGA芯片构成，由于AD8561芯片的转换速率很高，故能餍足果断速率充足高的请求。可起首把模仿信号送到AD8561比较器的正输入端，负输人端则连接到LPC2142的D／A转换器输出端，LPC2142的D／A转换器输出电压作为AD8561比较器的参考电压，此参考电压可以通过向LPC2142的D／A转换器的寄存器写入差别的值来举行调理。此调理终极可通过LabVIEW制作的界面来控制。当输入信号高于参考电压时，AD8561的TOUT被拉高，TOUT的电平可以通过向AD8561的LATCH端输入高电平来举行锁存。

　　在手动征求方法下，TRIEN0为低电平，TRIEN1为高电平，当缓存器为空(即FWr_FUL为高电平)时，可通过LabVIEW制作的界面控制QSTART为高电平，并将FWr_EN拉高以举行数据征求。当缓存器满时，FWr_FUL被拉低，同时FWr_EN被拉低以克制征求。图2所示是本体系的触发控制电路。

　　在输入触发方法下，TRIEN0和QSTART为低，当缓存器为空(即FWr_FUL为高电平)且输入信号高于比较器的参考电压时，TOUT被拉高，同时FWr_EN也被拉高以举行数据征求。而当缓存器满时，FWr_FUL被拉低，FWr_EN也被拉低以克制征求。拉高TRIEN1后可读取缓存数据。

　　征求周期信号和输入信号触发方法相似，只是要保持TRIEN1为高电平。而在读取缓存数据时。只要触发信号到来就可举行征求。

　　3 基于ARM的高速数据征求卡软件计划

　　3.1 基于uC／OS-II的USB驱动编程

　　固然uC／OS-II提供了多任务及时操纵体系的内核，但在应用这个操纵体系时，用户通常仍旧必要本身编写基于uC／OS-II的外围器件驱动步伐，以使外围器件能在操纵体系的和谐下更好的为用户办事。为了使软件可移植性、易维护，笔者编写LPC2142 USB固件时综合思量了USB协讲和LPC2142的USB硬件条件，并把驱动步伐分为5层，图3所示是LPC2142的USB固件分层布局图。图中的双向线表现用户软件与USB固件之间存在着数据互换，单向线表现上层软件对基层软件的调用，如许计划，固件布局比较明白。

　　有了USB驱动步伐，用户就可以在此平台上完成用户软件所要实现的任务。用户所要完成的任务如图4所示，图中的单向线表现主任务对读写任务的控制。主任务通过信号量来控制读／写任务的运行状态，从而实现对FIFO缓存器的读和写。双向线则表现各个模块之间存在着数据互换。为了加快大量数据的收发，本步伐把LPC2142 USB的逻辑端点1作为控制下令的传输管道，而把端点2作为数据的传输管道。

　　主任务会不绝地读取端点1，如吸取到PC机发来的读下令，就激活高优先级读任务的就绪信号量，以唤醒读任务并进入读停止办事步伐，同时把缓存器数据通过USB总线发给PC机，发送完毕封闭读任务的就绪信号量并同到主循环，以等待PC机发来下一个下令。写任务则与此相似。

　　3.2 LabWindows／CVI东西简介

　　假造丈量仪器的关键是要具有易于天生精良操纵界面和强大数据处理惩罚本领的东西软件。本体系的全部步伐是用LabVIEWI开辟的。LabVIEW是美国NI公司开辟的基于C／C++的、专门用于假造仪表及进程控制的可视化编程语言。用Lab-VIEW提供的控制件库(包括开关、旋钮、图表等)可以很容易地计划出切合实际请求、界面新鲜都雅的操纵界面。

　　别的LabVIEW具有很强的数据处理惩罚成果，它提供了丰富的库函数以用于数据输入接口、数据处理惩罚(FFT等)和图形表现等成果，为开辟应用软件带来了极大方便。图5是用LabVIEW开辟的体系操纵界面。

　　3.3 基于LabWindow／CVI的主体软件计划

　　整个主机运用步伐包括外观计划、初始化、数据征求、数据处理惩罚和结果表现等几部分。

　　(1) 外观计划

　　重要是提供友爱的操纵界面，计划请求能切合老例丈量仪器的操纵风俗。

　　(2) 初始化

　　完成体系初始化成果，包括复位、送事变方法字、设置步伐运行参数等。

　　(3) 数据征求

　　由于LabVIEW不克不及直接访问用户本身计划的硬件，因此，作为一个开放式开辟平台，Lab-VIEW提供了DLL接口，以利用户在LabVIEW平台上能调用别的软件平台编译的模块，并提供对东西连接和嵌入技能(简称OLE)的支持。笔者利用VC++6.0编写了一个DLL文件，并在LabVIEW环境下调用该文件，从而实现了LabVIEW步伐与数据征求卡的数据通讯。下面是为读写USB配置所创建的DLL编译项目标相干文件：

　　DLLBulk.h：声明变量或成果函数的头文件；

　　DLLBulk.def：模块定义文件，是由多少个形貌DLL模块参数的语句构成的文本文件；

　　DLLBulk.cpp：该文件为DLL重要代码文件；

　　对DLLBulk.dsw下的各个文件举行编译之后，即可在菜单栏中选择Build->Build DLLBulk.dll以天生可以被LabVIEW调用的DLL文件。

　　(4) 数据处理惩罚及表现

　　将征求并生存在内存中的采样数据举行种种处理惩罚以用于差别丈量目标。包括信号波形及时表现、主动丈量信号幅度和时间、图形存盘、删除图形及回放等。限于篇幅，步伐列表此处略。

　　4 结束语

　　本文给出的整个假造丈量体系完全可在人机交互操纵下运行，并可随时变动丈量参数及举行种种信号处理惩罚。体系各项指标如下：

　　(1) 最高采样率40 MHz，并可按1／2、1／4、1／8、…、1／128程控分频采样，双路模仿输入；ADC精度为12 bit；模仿输入范畴为0～2 V；在板数据缓存4 K字节／路，传输方法为块传输。

　　(2) 体系可对信号波形举行及时、最大值、最小值、或峰峰值表现。

　　(3) 体系可提供表现图形的存盘、回放、删除图形文件等处理惩罚成果。