怎样构建“全能”芯片？

另一大紧张的生长趋势重要表现为：我们正从小型芯片计划过渡到巨大架会商体系计划，这些巨大架会商体系每每包括多种芯片。随着单一成果芯片向SoC的生长，上述生长趋势也是一种天然而然结果。如今，单芯片所具备的成果通常因此前要靠整个体系才华实现的。我们应从团体体系架构的全局角度出发来定义、计划并构建芯片。在上述架构中，怎样计划参考电路板平台等题目正变得日益广泛。因此，我们要在两个层次上举行计划，即芯片和体系。

同时，由于性能是最紧张的因素，因此我们对芯片速率的请求和夸大有所低落。芯片的事变速率以往总是重要的计划题目。不过如今，速率只是越来越多的变量、因素和特性中的题目之一，芯片计划职员必须思量种种百般的题目。比方，过去DSP制造商总是把DSP速率作为第一宣传要素，而如今他们则要严明对待芯片的大小以及与其他芯片的互操纵性，而这正是由客户需求推动着的。

芯片计划职员已经证明，他们可以或许不绝提拔芯片刻钟速率。但功耗会随着速率的提拔不绝增大，这就使芯片封装和体系配置的温度越来越高。只管进步了带宽并增长了成果特性，但配置的功耗请求仍与十年前的程度相称。因此，只管SoC集成技能遍及而深入地生长着，但功耗题目仍将长期存在。

以网络处理惩罚器芯片技能为例，我们的目标是既要确保让芯片具备得当流量办理成果和办事质量成果，又要确保芯片的快速运行和高度集成。因此，芯片计划职员必须推出成果更多样化、形状更小巧的芯片，同时确保其具有更快的速率，又不会导致更大的功耗。如许，对付已往根本的、相对单一的芯片计划，我们如今所面对的就肯定是多方面的计划挑衅。

通道密度的紧张性不绝提拔，这也对芯片计划孕育产生了影响。通道密度干系到给定芯片空间中可以或许容纳的语音、数据和视频信号量。在千兆以太网、网络处理惩罚器和DSP应用中，相识怎样进步芯片集成的通道数量是至关紧张的。我们要计划强大可靠的芯片，进步给定芯片空间中容纳的语音、数据和视频信号量，这与芯片的时钟速率一样紧张，有些时间其紧张性乃至高于单纯的时钟速率。究竟上，确保低功耗每每是最大化通道密度的瓶颈地点。在无线网络中，我们计划的体系和芯片将种种差别的协讲和标准集成到尽大概少的体系和芯片中，这种做法日益广泛。比方，我们会用单芯片在单个网络上集成异步传输模式和因特网协议技能。

就以太网芯片范畴而言，如今的生长趋势还是利用高度集成的SoC芯片来计划电信和企业体系。这种环境下，我们遇到的挑衅是怎样将网络处理惩罚技能和高密度千兆以太网技能集成到同一平台上，如许做是在低本钱以太底纹子局端上实现运营商级特性所必须的。

同时，软件也在芯片计划事变中发挥了日益紧张的战略性技能作用。简而言之，芯片计划职员应当了解到，软件是让产品独树一帜的紧张因素，相干计划事变的广度如今和以后都将不绝增大。如今，计划职员面对的软件计划挑衅大大高出了以往的程度。

鉴于上述环境，芯片计划在很多方面都面对种种差别的挑衅，必要网络和体系计划专业知识以及芯片技能来办理。归根结底，客户总是盼望低落总体系本钱，进步产品性能和赢利性。如许，计划网络和体系芯片的公司可否告成餍足客户需求，将决定它们在以后几年的生长前程。