板子用途、目的及使用对象 ：
Xilinx Spartan3新一代FPGA是世界上成本Z低的FPGA，可以实现Z低的器件成本和Z低的系统总成本。它基于前四代Spartan系列解决方案的成功基础之上，把Xilinx高端Virtex系列的一些特性集成其中，如数字时钟管理(DCM),较Spartan2系列具有更多的逻辑资源，内部RAM容量和IO数。
Mars-XC3S400-F-Core FPGA核心板采用Spartan3系列中较为基础的XC3S400PQ208器件，针对FPGA的初级、中级开发者设计，帮助用户降低学习成本和系统评估成本的硬件模块。板子采用4层板布线， 采用接插稳定可靠的欧式接插座，两个96pin欧式接插件将所有FPGA器件IO引出，适合用户在此基础上扩展所需模块，做算法评估，数据处理等使用。
配合Mars-EDA-F系列实验主板，用户可做相关一系列实验，亦可借助实验主板提供的现有功能做评估使用。我们也希望用户借助本模块开发创意性产品。
板上有标准DC接口，板载FPGA---XC3S400PQ208 和PROM—XCF02S配置芯片，提供JTAG接口,采用菊花莲方式完成对FPGA和其配置芯片的编程。
硬件配置：
a) XC3S400-PQ208
b) XCF02S
c) AS2830-3.3
d) 1117-2.5
e) 1117-1.2
f) 40MHZ有源晶振
g) STC811复位芯片
Spartan3器件说明：
Spartan-3系列器件为设计人员提供了一个可替代传统定制ASIC设计的功能强大、成本经济的灵活的替代解决方案。其较前四代Spartan系列主要特色如下：
具有高密度和高存储量：Spartan-3 FPGA在Spartan同级别的FPGA器件基础上提供了无与伦比的器件密度范围，从5万直到500万系统门，结合嵌入式块RAM和分布式RAM单元，从而可支持高效率的设计实施并可提供Z佳的性能。
可提供多达784个I/O的交错排列引脚技术（Staggered Pad Technology）：Spartan-3器件针对在更小的片芯基础上提供Z多的I/O数量而优化，采用了双环交错排列I/O引脚技术，提供Z低的逻辑门成本和Z多的I/O数。
Spartan-3 器件提供了嵌入式DSP功能，能够以无人可比的成本为性能高达每秒3300亿 MAC（乘法累加操作）的高性能DSP应用提供支持。利用Z多达104个嵌入式18位乘法器和分布式RAM单元，设计人员在优化设计时可拥有极大的灵活性。支持23种领先的单端和差分信号并行I/O标准。
Spartan3系列的结构由5个基本可编程功能模块组成：可配置逻辑模块（CLB），输入输出模块（IOB），BlockRAM，乘法器模块和数字时钟管理（DCM）
1、 CLB 包括基于RAM的查找表(LUT)，来实现逻辑和存储单元，一个CLB单元含有4个互联的Slice.
2、 IOB 模块控制着外部IO管脚和器件内部逻辑之间的数据流。IOB具有3个信号通路：输入通路，输出通路和三态通路。
3、 Multipier 在Spartan3系列中，乘法器模块允许两个18位的二进制作为输入，并计算输出16位结果。乘法器输入总线接受两种数据类型（18位有符号数据和17位无符号数据）
4、 DCM 数字时钟管理模块提供自激振荡、分布、延迟、相乘、分频和相位偏移的时钟信号。它主要有4个功能部分组成（延迟锁相环、数字频率同步器、相位移位器和状态逻辑）。
板上采用Spartan3系列中的XC3S400PQ208型号。系统门数（System Gates）40万门,等效逻辑单元（Equivalent Logic Cells）8064，分布式RAM容量（Distributed RAM Bits）56Kb ，块RAM容量(Block RAM Bits)288Kb，专用乘法器（Dedicated Multipliers）5个，数字时钟管理单元（DCM）4个，Z大的用户IO数（Maximum User I/Os） 141个。
销售清单：
1. Mars-XC3S400-F-Core 核心板 一块
销售价格： 580元 (不含税，含快递费)
该价格为10套以内，单套的实际销售价格，请勿来电讨论价格，同时定购10套以上的用户，价格面谈。
关于质保和技术支持：
质量问题，产品本身1个月保换，半年免费维修(CPLD/FPGA、单片机主芯片、液晶模块出厂均测试完好，不在质保之列)。 本开发板系统为3.3V系统，用户自己扩展功能模块时，请勿直接与5V系统对接！！
电话支持：
仅限帮助用户把产品配套的代码在开发板上跑起来，确认板子硬件有无问题。
用户开发的问题，例如开发环境如何安装使用、HDL语言语法等相关的问题，仅提供论坛交流，不做电话支持，请勿来电。
QQ登录
支付宝登录
